引言
几十年来，集成电路 (ICs) 的持续微缩一直是推动计算速度、能效和封装密度提升的主要引擎 。随着金属氧化物半导体场效应晶体管 (MOSFET) 的有源栅极尺寸不断缩小，高性能微处理器的性能瓶颈已从固有的晶体管开关延迟转移到互连 RC（电阻-电容）延迟 。在半导体制造的早期世代，互连采用减法金属化方案进行制造 。在这种传统方法中，在晶圆上沉积一层空白金属膜（通常为铝），通过光刻技术进行图案化，随后使用反应离子刻蚀 (RIE) 进行刻蚀，从而留下独立的金属导线 。随后，导线之间的间隙被金属间介质 (IMD)（如未掺杂硅玻璃 (USG)）填充 （工程实践）。
然而，随着特征尺寸微缩至深亚微米阶段，铝互连由于易受电迁移影响而无法满足所需的电流密度，且其相对较高的电阻率限制开始制约器件性能 。铜因其显著更低的电阻率和优异的抗电迁移能力，成为理想的替代材料 [P2, T1]。
尽管具有这些出色的材料特性，铜仍带来了一项灾难性的制造挑战：它在室温或接近室温下不易形成高挥发性的化合物，这使得标准的减法干法刻蚀工艺实际上变得不可行 。为了绕过这一物理阻碍，工业界采用了一种被称为大马士革工艺的镶嵌金属化方案 。半导体大马士革工艺得名于叙利亚古老的将贵金属镶嵌到雕刻槽中的金属加工艺术，它涉及在介质层中刻蚀沟槽或通孔，用金属填充这些特征，随后去除多余的金属，从而留下绝缘的导电路径 [P1, P2]。
这种镶嵌技术的两种主要实现方式是单大马士革和双大马士革 。
- 在单大马士革方案中，每次只制造一个结构层 。具体而言，首先形成接触孔或通孔并填充金属，然后进行平坦化抛光；在此之后，沉积另一层介质层，并分别进行水平互连沟槽的图案化、填充和抛光 。
- 相反，在双大马士革方案中，在进行单次联合金属沉积和平坦化步骤之前，垂直通孔和水平沟槽都会被刻蚀到连续的介质堆栈中 [P1, T1]。
虽然双大马士革因其工艺步骤少、制造成本低而被广泛用于上层金属布线，但单大马士革对于关键的高密度接触层（如中段工艺 (MOL) 的接触插塞）和最低金属化层（M1、M2）仍然不可替代，因为这些层级的结构高宽比、严苛的重叠容差以及混合金属组合要求最高水平的工艺控制 [A1, A2]。
理解单大马士革的基本物理、化学和集成原理对于现代半导体工艺工程师至关重要 。本文对单大马士革技术的物理学、力学、参数交互以及历史微缩演进进行了全面的深入探讨 。
物理与机制
单大马士革工艺流程的执行依赖于一系列高度同步的化学和物理表面相互作用 。工艺流程在概念上可分为三个关键阶段：各向异性介质刻蚀、底层向上金属化和全局化学机械平坦化 (CMP) [P1, P2, T1]。
1. 各向异性介质刻蚀
单大马士革的第一阶段是将光刻图案精确转移到下方的层间介质 (ILD) 或 IMD 层中 。这是通过等离子体刻蚀实现的，这是一种将物理溅射与化学反应相结合的干法刻蚀技术，以实现高各向异性和材料选择性 。
等离子体环境由包含电子、离子、中性自由基和激发分子态的低压放电组成 。该工艺依赖于气体放电物理和表面化学动力学 ：
- 电子碰撞电离：高频电场加速自由电子，这些电子与中性进气气体（通常为氟碳化合物，如 $\text{CF}_4$、$\text{C}_4\text{F}_8$ 或 $\text{CHF}_3$）碰撞，产生大量的活性含氟和含碳自由基及正离子 。
- 鞘层电场加速：鞘层电场（在晶圆表面附近建立的电场）将正离子垂直加速向衬底方向运动 。这提供了定向动能 。
- 离子-自由基协同作用：各向异性刻蚀的物理机制由 Langmuir-Hinshelwood 型表面动力学控制 。中性自由基吸附在介质表面 。在垂直离子轰击下，来自入射离子的动能打破了局部表面键，并降低了化学反应的活化能 。含氟物质与二氧化硅 ($\text{SiO}_2$) 或低介电常数 (low-k) 有机硅玻璃基质反应，形成挥发性的四氟化硅 ($\text{SiF}_4$) 和二氧化碳 ($\text{CO}_2$) 气体，随后由真空系统抽走 。
- 侧壁钝化：为了防止自由基攻击导致的各向同性侧向刻蚀，需要对聚合物形成氟碳前体进行调节，以在沟槽侧壁上持续沉积超薄的聚合物钝化层 。由于垂直离子通量具有方向性，它会不断溅射掉沟槽底部的聚合物，同时保持侧壁钝化层完整，从而确保高各向异性 。
2. 阻挡层、衬垫层和金属沉积机制
一旦介质沟槽或通孔打开，就必须用金属填充 。然而，将铜直接沉积在介质材料上会导致严重的可靠性失效，因为铜原子在热应力和电应力下极易扩散到介质中，导致漏电流和介质击穿 [P2, A2]。
为了防止这种情况，需要在已刻蚀特征的侧壁和底部沉积一层薄且共形的阻挡层（通常由钽 (Ta)、氮化钽 ($\text{TaN}$)、钛 (Ti) 或氮化钛 ($\text{TiN}$) 组成）（工程实践）。随后沉积一层薄的导电衬垫层（如钴或钌）以辅助金属附着和润湿 （工程实践）。这些薄膜通常通过原子层沉积 (ALD) 或物理气相沉积 (PVD) 进行沉积，以确保原子级的厚度控制并防止沟槽开口变窄 。
在阻挡层/衬垫层之后，通过 PVD 沉积高导电性的籽晶层（通常为铜），为后续电镀提供电通路 。随后使用电化学沉积 (ECD)（即电镀）进行大块金属填充 。
ECD 的物理机制依赖于液相质量输运和电场驱动的电荷转移 （工程实践）。晶圆作为阴极，当浸入含有有机添加剂（加速剂、抑制剂和整平剂）的酸性硫酸铜电解液浴中时，会发生还原反应：
$$\text{Cu}^{2+} + 2\text{e}^- \rightarrow \text{Cu(s)}$$
为了在高深宽比沟槽中实现无空洞填充，工艺工程师利用超填充（或“底层向上”填充）技术 。抑制剂分子（通常是重聚合物）会迅速吸附在平坦的顶表面和沟槽上侧壁上，阻碍铜离子扩散并减缓局部沉积速率 （工程实践）。与此同时，加速剂分子（通常是小分子硫醇化合物）随表面积缩小而富集在沟槽的窄底部，显著加快局部沉积速率 （工程实践）。这种差异化的沉积速率确保了沟槽从底部向上填充，从而防止特征顶部过早闭合并夹杂空洞 （工程实践）。
3. 通过 CMP 进行表面平坦化
铜电镀步骤会使沟槽过充，在整个晶圆表面留下高度不平坦的多余铜层（称为过载层） [P2, T1]。这些多余的铜，以及平坦介质场上的底层阻挡层和衬垫层，必须被去除以实现金属线的电学隔离 。这是通过化学机械平坦化 (CMP) 完成的 。
减法金属化（传统铝工艺）
[光刻胶] -> [刻蚀 Al] -> [填充介质]
结果：线电阻高，抗 EM 能力差 [A2]。
单大马士革（铜镶嵌）
[刻蚀介质] -> [共形阻挡层/衬垫层] -> [铜电镀] -> [CMP 平坦化]
结果：电阻低，抗 EM 能力高，表面极其平坦 [A2]。
CMP 的核心物理和化学机制是化学表面改性和机械磨损之间的高度受控协同作用 。该工艺受以下力学控制：
- 化学氧化与络合：晶圆被压在旋转的聚氨酯抛光垫上，同时注入化学浆料 。浆料含有化学氧化剂（如过氧化氢）和络合剂 。这些化学物质与铜表面反应，形成一层薄且机械强度较低的钝化氧化层（例如，氧化铜或铜络合物表面膜） 。
- 机械去除：悬浮在浆料中的球形磨料纳米颗粒（如二氧化硅或氧化铝）被扫过晶圆表面 。旋转抛光垫的微观凸起将这些磨料纳米颗粒压向晶圆表面 。在这种机械负载和相对运动下，软化的钝化表面层被剪切掉，露出下方新鲜的金属，从而重复化学反应循环 。
- 全局平坦化：由于表面形貌的高点承受来自抛光垫更大的局部向下压力，与低洼区域相比，这些凸起处的机械去除速率显著加快 。这种优先去除速率实现了全局表面平坦化，使金属严格嵌入在已刻蚀的介质沟槽内 。
该过程中的材料去除率 (MRR) 基本遵循 Preston 方程 ：
$$\text{MRR} = k \cdot P \cdot V$$
其中 $P$ 是平均施加接触压力，$V$ 是晶圆与抛光垫之间的相对滑动速度，$k$ 是 Preston 系数，它包含了化学活性、抛光垫粗糙度、温度和磨料特性 。
工艺原理
优化单大马士革工艺流程需要理解各工艺参数如何定向影响物理特征、电气性能和整体良率 。
光刻与刻蚀的相互作用
单大马士革沟槽的物理尺寸最初是在光刻曝光和干法刻蚀期间确定的 [P1, P3]。为了在反射性介质和金属堆栈上实现清晰的光刻图案化，工艺工程师使用有机底部抗反射涂层 (BARC) 。
BARC 层吸收本应在下方界面处反射的光，从而抑制驻波效应和反射切口缺陷 。BARC 的光学性能由其厚度 ($T_b$)、消光系数 ($k_b$) 和折射率 ($n_b$) 决定 。由于 BARC 吸收引起的反射强度随薄膜厚度呈指数级变化：
$$R_1 \sim \exp(-2 k_b T_b)$$
同时，BARC 层内的薄膜干涉效应会引起反射的周期性变化 ：
$$R_2 \sim \exp(-2 k_b T_b) \sin\left(\frac{4 \pi n_b T_b}{\lambda}\right)$$
通过调节 BARC 厚度以匹配曝光波长 ($\lambda$) 并优化与光刻胶的折射率匹配，工艺工程师可以最大化曝光宽容度，从而扩大关键尺寸 (CD) 控制的工艺窗口 。
在随后的干法刻蚀步骤中，必须精确调整氟碳基等离子体的化学性质。气体混合物中氟与碳的比例 (F:C 比) 直接控制刻蚀与聚合之间的平衡 ：
- 增加 F:C 比（例如通过添加 $\text{O}_2$ 或使用具有高 F:C 比的气体如 $\text{CF}_4$）会将平衡推向化学刻蚀 。这提高了介质的刻蚀速率，但降低了对光刻胶掩模和侧壁钝化聚合物的选择性，这可能导致沟槽弯曲和 CD 扩大 。
- 降低 F:C 比（例如通过添加 $\text{H}_2$ 或使用聚合气体如 $\text{C}_4\text{F}_8$）会加厚侧壁上的保护性氟碳聚合物 （工程实践）。虽然这改善了垂直轮廓角度（各向异性）和选择性，但过度钝化可能导致“刻蚀停止”或沟槽锥度化，即特征在达到目标深度之前就完全闭合 。
- 增加 RF 偏置功率会定向增加鞘层电场，将离子加速到更高的动能 。这增强了沟槽底部的物理溅射，改善了高深宽比工艺中的垂直轮廓角度 。然而，过高的离子能量会增加对周围 low-k 介质的物理损伤，增加有效介电常数并恶化漏电性能 。
金属化参数的相互作用
电化学沉积步骤的成功取决于对已刻蚀沟槽物理深宽比（深度与宽度之比）的管理 。随着沟槽宽度向下微缩，深宽比增加，限制了液体向特征内部的扩散 （工程实践）。
- 有机添加剂比例：随着特征尺寸缩小，必须定向优化电镀液中加速剂和抑制剂的相对浓度 （工程实践）。相对于加速剂增加抑制剂浓度会减缓顶面沉积，从而为铜离子扩散到沟槽底部留出更多时间，防止产生夹层空洞 （工程实践）。
- 电流密度剖面：在电镀循环开始时应用低电流密度有助于共形成核，并防止顶部拐角处的快速生长 。一旦窄特征通过超填充部分填充，即可增加电流密度以加速大块过载层的沉积，从而最大化产能 （工程实践）。
CMP 参数的相互作用
在 CMP 工艺中，表面质量和平坦化效率由下压力、速度和浆料化学性质控制 ：
- 抛光下压力 ($P$)：增加抛光头施加的下压力会根据 Preston 动力学增加铜的机械去除率 。然而，过大的压力会使抛光垫变形，导致其陷入宽阔的铜沟槽中，从而加速“碟形化”（即介质平面以下的铜被选择性过抛光） 。高下压力还会增加“侵蚀”（即致密特征阵列中介质去除的局部加速）的风险，并可能导致脆弱的 low-k 介质膜物理分层 。
- 浆料化学与物理平衡：浆料中化学氧化剂与物理磨料纳米颗粒的比例必须精确平衡 。过量的氧化剂会产生一层厚而软的钝化层，极易被扫除，虽然提高了去除率，但可能在机械清扫更明显的宽线上加剧碟形化 。相反，增加磨料纳米颗粒的浓度会增强纯物理磨损，这可能导致铜表面产生微划痕并降低整体电气良率 。
挑战与失效模式
实施单大马士革工艺流程会带来多种物理、化学和结构失效模式，可能严重影响良率和器件的长期可靠性 。
1. CMP 过程中的碟形化与侵蚀
碟形化和侵蚀是 CMP 处理多材料表面时相关的主要形貌缺陷 。
- 碟形化发生是因为铜在物理上比周围介质层更软，且化学活性更高 。当阻挡金属从介质场中清除后，抛光垫会继续磨损暴露的铜沟槽 。抛光垫的弹性变形使其能够偏转进入沟槽中，选择性地将铜去除至介质平面以下 。碟形化高度依赖于特征尺寸；较宽的金属线比窄线经历更严重的碟形化，因为抛光垫可以更深地进入较宽沟槽的中心 。
- 侵蚀是在小金属特征致密阵列中观察到的局部现象 。在这些区域，软铜线的密度相对于硬介质间隔物较高 。在机械负载下，抛光垫会对薄介质柱施加较高的局部压力，从而加速其与铜的同步去除 。这导致介质场出现局部凹陷，造成系统性的厚度变化，进而使后续的光刻步骤变得复杂 。
碟形化和侵蚀都会减小金属线的横截面积，从而在物理上增加线电阻，降低信号传输速度，并加速电迁移失效 （工程实践）。
2. 电迁移
电迁移 (EM) 是铜互连中的关键可靠性失效模式 （工程实践）。当高电流密度流过铜线时，从移动的传导电子到金属离子的动量传递导致铜原子在电子流方向上发生物理迁移 （工程实践）。
$$\text{电子流} \rightarrow \text{动量传递} \rightarrow \text{原子扩散} \rightarrow \text{阴极空洞}$$
这种原子迁移在铜线的晶界和界面处非常活跃，这些位置的扩散活化能最低 （工程实践）。随着时间的推移，这种原子传输会导致：
- 阴极空洞：空洞在导线的阴极末端形成，限制电流流动并最终导致开路失效 （工程实践）。
- 阳极挤出：铜原子在导线的阳极末端堆积，产生高机械压缩应力 （工程实践）。这种应力可能导致铜穿过周围的介质覆盖层挤出，从而导致与相邻金属线发生灾难性的短路 （工程实践）。
在铜大马士革导线中，抛光铜线的顶部与后续介质覆盖层（通常为氮化硅或碳化硅）之间的界面是最薄弱的点，表现出最高的界面扩散率 。
3. 介质改性与等离子体诱导损伤
现代高性能互连使用多孔 low-k 介质（如含有碳掺杂氧化硅的有机硅玻璃）以降低线间电容 。然而，这些材料非常脆弱，且在干法刻蚀期间极易受到等离子体诱导损伤 (PID) 的影响 。
氟碳等离子体中的活性自由基可以从 low-k 介质基质中剥离疏水性甲基 ($\text{-CH}_3$) 基团，并将其替换为亲水性硅醇 ($\text{-OH}$) 基团 。当晶圆暴露在环境湿气中时，水分子会迅速吸收到受损的介质层中 。由于水具有高介电常数，这种湿气吸收增加了 ILD 的有效介电常数，抵消了使用 low-k 材料的性能优势，并显著增加了线间漏电流 。
4. 对准与重叠漂移
在先进制程节点，将接触孔和通孔放置在目标特征上方的物理容差极小 。接触光刻步骤与底层源极、漏极或栅极结构之间的错位（重叠漂移）可能导致接触电阻恶化或灾难性失效 。
如果通过单大马士革工艺图案化的通孔发生侧向偏移，通孔与底层目标之间的接触面积就会缩小 。这种空间限制增加了接触电阻 。在严重情况下，错位的通孔可能会在刻蚀过程中击穿周围的隔离介质，从而与相邻的有源区或栅电极产生直接的电气短路 。
工艺节点演进
单大马士革工艺已演进以满足从成熟平面节点到先进多栅极架构等各代产品的物理微缩需求 。
1. 28nm 平面节点
在 28nm 平面工艺节点，高 k 金属栅极 (HKMG) 技术和超低 k (ULK) 介质的应用已成定局 （工程实践）。
在该节点，接触插塞（直接落在源极、漏极和栅极区域上的垂直结构）采用钨单大马士革工艺制造，其中钨被沉积到接触孔中并使用 CMP 进行平坦化 [P1, T1]。第一金属化层 (M1) 使用铜单大马士革工艺进行图案化，以确保高分辨率和最小线电阻 。
上层金属布线（M2 及以上）采用铜双大马士革工艺制造，以最大限度地降低成本和热预算 [P1, T1]。
2. 14nm FinFET 节点
随着 14nm FinFET 架构的引入，三维晶体管通道取代了平面器件，使得接触电阻成为关键制约因素 。在该节点，局部接触的深宽比显著增加，使得传统的 PVD 阻挡层/衬垫层和化学气相沉积 (CVD) 钨填充极易产生空洞 。
为了解决这个问题，工艺工程师转向将钴 (Co) 单大马士革用于最低层的接触插塞（通常标记为 M0 或局部互连） 。钴为源极/漏极接触（如硅化镍或硅化钴界面）提供了更低的接触电阻，且具有极强的抗电迁移能力，使其能够处理 FinFET 接触处集中的高电流密度 。
此外，M1 层极其紧凑的金属间距需要使用自对准双重图案化 (SADP) 的单大马士革图案化技术，以绕过单次曝光 193nm 浸没式光刻的分辨率限制 。
3. 7nm 节点及以后
在 7nm FinFET 节点及以后，铜导线已达到其物理极限 。当铜线微缩时，高表面积体积比导致晶界和周围阻挡层界面处的电子散射严重，使导线的电阻率呈指数级飙升 。
此外，Ta/TaN 阻挡层的物理厚度无法按比例微缩，因为需要最小厚度来防止铜扩散；这意味着在窄沟槽中，高电阻率的阻挡层占据了横截面积的更大比例，进一步增加了线电阻 。
为了解决这一微缩瓶颈，先进制程节点在 M1 和 M2 单大马士革层中使用钴 (Co) 或钌 (Ru) 等替代金属 。由于钴和钌具有很强的抗电迁移能力，它们不需要厚扩散阻挡层 。
在某些混合金属化方案中，无阻挡层的钴单大马士革工艺用于局部接触，而铜双大马士革则保留用于更宽的上层布线 。这种混合方法在管理成本和制造复杂性的同时，最大化了性能 。
此外，随着微缩向堆叠纳米片晶体管和互补 FET (CFET) 发展，电源线的布线发生了改变 。工业界正在采用背部供电网络 (BSPDN)，将配电从晶圆正面移至背面 。这种架构利用深背部接触和背部金属线 。
根据美国专利 US-2025309111-A1，两级背部接触结构可用于连接背部电源线与晶体管接触 。该专利强调，当重叠和对准容差极其严格时，单大马士革比双大马士革更适合制造这些两级接触，因为它允许不对称的几何形状和不同的金属（例如，上接触级使用钨，下接触级使用钴），以优化对准余量和接触电阻 。
相关工艺
单大马士革工艺并非孤立存在，它与多个相邻的前段、中段和后段工艺步骤相连 （工程实践）。
- 湿化学清洗：在大马士革沟槽进行金属沉积之前，暴露的介质表面和底层的金属/硅化物接触点必须清除自然氧化物、残留物和污染物 （工程实践）。这通常使用稀氢氟酸 (DHF) 配方实现，以在不损坏周围 low-k 介质结构的情况下清除氧化物 。
- 硅化物工程：在制造前段工艺 (FEOL) 中，在源极、漏极和栅极区域形成自对准硅化物（salicide）接触点以降低接触电阻 。单大马士革接触插塞直接落在这些硅化物层上 。确保后续大马士革加工过程中的界面清洁度和热稳定性对于防止硅化物退化至关重要 （工程实践）。
- 介质覆盖与阻挡层工程：在 CMP 对大马士革金属线进行平坦化后，在晶圆上沉积介质覆盖层（如氮掺杂碳化硅，SiCN）（工程实践）。该覆盖层密封了铜表面，保护其免受氧化并提供稳固的界面以抑制表面电迁移 （工程实践）。此外，在阻挡膜之前沉积附着力衬垫层，以改善金属与介质壁之间的界面完整性 。
未来展望
随着半导体工业迈向 2nm 以下技术节点，单大马士革工艺将继续适应新材料和结构变化 。
最有前景的研究领域之一是区域选择性沉积 (ASD) （工程实践）。通过利用选择性地与介质表面结合但抑制金属成核的自组装单层 (SAMs)，工艺工程师可以将阻挡层、衬垫层甚至大块金属仅沉积在单大马士革结构的指定区域 。这种自下而上的材料选择性可以显著放宽光刻的重叠余量，从而消除错位引起的短路 。
另一个新兴趋势是原子层刻蚀 (ALE) 的集成 。标准等离子体刻蚀会给高深宽比沟槽的侧壁带来物理损伤和粗糙度，增加后续金属线中的电子散射和电阻率 [P1, A2]。ALE 利用自限性表面反应在埃级尺度上逐层去除材料 。这种原子级精度产生了平滑、无损伤的沟槽，有助于在 10nm 以下宽的金属线中保持低电阻率 。
最后，向单片 3D 集成（多个有源晶体管层垂直堆叠）的发展将需要稳健的垂直互连 。单大马士革将继续作为图案化这些高密度垂直结构的重要工具，其中热预算限制、CMP 期间的机械应力和材料兼容性将继续推动材料科学和化学工程的极限 。