引言
随着半导体技术向 20nm 以下尺寸微缩，制造商面临着一个根本性的物理极限：光的衍射 。根据瑞利（Rayleigh）光刻分辨率公式，最小可分辨特征尺寸 ($R$) 由下式决定：
$$R = k_1 \frac{\lambda}{NA}$$
其中 $\lambda$ 代表曝光波长，$NA$ 为投影透镜的数值孔径，$k_1$ 为与工艺相关的因子 。在标准的 193nm 氟化氩（ArF）浸没式光刻中，受物理限制，$NA$ 最高约为 1.35，导致单次曝光的分辨率极限约为 38nm 半节距（half-pitch）。
为了在不立即转向昂贵的极紫外（EUV）光刻系统的情况下克服这一衍射壁垒，工业界开发了多重图案化技术 [P1, P3]。虽然最初的微缩采用了光刻-刻蚀-光刻-刻蚀（LELE）或自对准双重图案化（SADP），但 16nm 以下的微缩需要更先进的节距倍增策略 [P1, P2]。这种工艺被称为自对准四重图案化（SAQP）。
SAQP 通过将初始光刻节距缩小四倍，在先进制程制造中发挥着关键作用 。SAQP 不依赖于曝光工具的空间分辨率，而是利用高精度薄膜沉积和各向异性刻蚀来定义关键特征 。本文将探讨 SAQP 的物理和化学原理、工艺机制及工程挑战，详述其如何实现低至 7nm FinFET 节点及更先进制程的超密集特征制造 。
物理与机制
SAQP 的核心机制是通过共形薄膜侧壁间隔层（spacer）的连续沉积和各向异性刻蚀来实现节距倍增 。该方法规避了光学衍射限制，因为最终的关键尺寸（CD）是由沉积薄膜的物理厚度决定的，而非由曝光光的波长决定 。
SAQP 的几何序列
为了实现四重图案化，SAQP 工艺流程需要执行两个连续的间隔层沉积和刻蚀阶段 [P1, P2]。其基本流程如下：
1 （工程实践）。 第一心轴（Core 1）形成：初始光刻步骤在硬掩膜层上定义一组牺牲图案，称为“心轴”或“芯” 。为了优化光刻性能，工程师通常会在光刻胶下方使用 底部抗反射涂层 。心轴被刻蚀到有机材料中，例如 非晶碳膜 或先进图案化膜（APF）。 2. 第一间隔层沉积与刻蚀（SADP 阶段）：使用原子层沉积（ALD）或共形化学气相沉积（CVD）在 Core 1 上沉积高度共形的无机材料，如 SiO₂ 或 Si₃N₄ [P1, P2]。各向异性等离子体干法刻蚀会去除所有水平表面上的材料，在 Core 1 的侧壁上留下垂直的“Spacer 1”特征 。 3. Core 1 去除：通过氧灰化或选择性干法刻蚀选择性地去除原始的 Core 1 心轴，仅留下独立存在的 Spacer 1 结构 。此时线条的空间密度已经翻倍（SADP）。 4. 第二间隔层沉积与刻蚀（SAQP 阶段）：剩余的 Spacer 1 结构现在充当“第二心轴”（Core 2）。沉积第二层高度共形的间隔层材料并进行各向异性刻蚀，在 Spacer 1 的侧壁上形成“Spacer 2”特征 [P1, P2]。 5. Core 2（Spacer 1）去除：选择性刻蚀去除 Spacer 1，仅留下最终的 Spacer 2 图案 。这使图案密度再次翻倍，相较于原始光刻输入实现了四倍的节距缩小 。
初始心轴 (Core 1): [Core 1] [Core 1]
第一间隔层沉积: |[C1]| |[C1]|
各向异性刻蚀与灰化: | | | | (Spacer 1)
第二间隔层沉积: ||| ||| ||| |||
最终刻蚀 (Core 2 去除): | | | | | | | | (Spacer 2 / 最终特征)
薄膜与刻蚀物理学
SAQP 的可行性依赖于两个基本的物理领域：高度共形沉积和高度方向性（各向异性）刻蚀 。
- 共形性：在 ALD 中，自限制表面化学反应确保了薄膜厚度在心轴的所有垂直和水平表面上保持一致 。由于薄膜厚度直接决定了间隔层的最终 CD，沉积过程中的任何不均匀性都会直接转化为最终器件特征的 CD 差异 。
- 各向异性：间隔层刻蚀步骤依赖于反应离子刻蚀（RIE）。通过在晶圆表面附近建立等离子体鞘层，正离子被垂直加速射向衬底 。这种定向离子轰击增强了水平表面上的化学反应速率，同时保持垂直侧壁完好无损，从而形成垂直的间隔层轮廓 。
从器件物理角度看，SAQP 严格的几何周期性至关重要 。在先进半导体器件中，电子能带结构和载流子迁移率在很大程度上取决于晶格的空间对称性 。根据布洛赫定理（Bloch's theorem），晶体中的电子波函数由周期性势场调制：
$$\psi_{n\mathbf{k}}(\mathbf{r}) = e^{j\mathbf{k}\cdot\mathbf{r}} u_{n\mathbf{k}}(\mathbf{r})$$
其中 $u_{n\mathbf{k}}(\mathbf{r})$ 具有晶格的周期性 。同样，纳米级晶体管结构必须保持极高的空间均匀性，以确保数十亿个通道具有一致的静电控制和阈值电压 。
工艺原理
在 SAQP 集成方案中，光刻、沉积和刻蚀的工艺参数动态相互作用，决定了最终的关键尺寸均匀性（CDU）。由于最终的线条和间距是由一系列几何转移定义的，任何单个步骤中的偏差都会在整个工艺链中传播 。
参数相互作用方向
工艺输入与最终图案几何形状之间的关系由不同的物理原理所支配：
- 心轴 CD 与 间距宽度：初始 Core 1 心轴的宽度直接决定了第一组间隔层之间的内部间距 。如果心轴 CD 过宽，则产生的内部间距减小，而外部间距增加，导致间距宽度呈现双峰分布 。
- 间隔层沉积厚度与 （工程实践） 线条 CD：沉积的 Spacer 1 和 Spacer 2 薄膜的物理厚度直接决定了最终线条的 CD 。沉积厚度的增加会导致线条变宽，相邻间距变窄 。
- 刻蚀选择比：间隔层材料、心轴材料与下方硬掩膜之间需要高刻蚀选择比 [P1, A2]。如果心轴的选择性刻蚀选择比过低，会侵蚀间隔层材料，导致垂直侧壁轮廓退化并降低间隔层高度 。
- 过刻蚀偏差：间隔层过刻蚀步骤的持续时间和强度必须精确平衡 （工程实践）。过刻蚀不足会在心轴底部留下间隔层残留（stringers），导致电气短路；而过刻蚀过度则会侵蚀间隔层顶部，使轮廓变圆并导致最终 CD 向下偏移 。
间隔层上间隔层（方案 1）与 （工程实践） 双心轴（方案 2）
工程师通常采用以下两种集成方案之一来实现 SAQP，每种方案都有其独特的参数敏感性 ：
| 集成方案 | 工艺特征 | 主要优势 | 主要风险/敏感性 |
|---|---|---|---|
| 双心轴（双 APF 芯） | 使用两个独立的、顺序图案化的有机心轴层来转移间隔层图案 。 | 在调整中间 CD 时具有更高的灵活性；对第一和第二图案化步骤拥有独立控制权 。 | 工艺复杂度高；需要更多的沉积、光刻和刻蚀步骤 。 |
| 间隔层上间隔层 | 直接将第二层间隔层沉积在第一层间隔层上，无需中间的核心转移 。 | 工艺步骤更少；整体热预算和制造成本更低 。 | 工艺窗口极窄；对第一间隔层的垂直轮廓和侧壁粗糙度高度敏感 。 |
挑战与失效模式
SAQP 的多步性质引入了独特的物理失效机制，可能会降低器件良率 。理解并缓解这些失效模式是工艺集成工程师的核心重点 （工程实践）。
1. 节距漂移（Pitch Walking）
SAQP 中最普遍的失效模式是“节距漂移”，指相邻平行线之间的间距出现系统的、周期性的变化 。由于单个心轴会产生四条不同的线条，心轴轮廓、间隔层沉积或刻蚀速率的任何不对称性都会导致晶圆上出现三种不同的间距维度（$S_1$、$S_2$、$S_3$、$S_1$ 等）。
节距漂移在数学上由沉积和刻蚀步骤的累积偏差决定 。如果 Spacer 1 沉积不均匀，或者 Spacer 2 因等离子体鞘层偏转而在某一侧被过度刻蚀，交替的间距就会偏离目标值 。这种不匹配可能导致寄生电容不均匀，并引起相邻晶体管的电气性能不匹配 。
2. 线边缘粗糙度（LER）和线宽粗糙度（LWR）
在 SAQP 中，初始光刻步骤产生的高频 LER 和 LWR 在共形沉积步骤中可以得到平滑 [P1, A1]。然而，低频 LER 会通过连续的间隔层沉积和刻蚀步骤转移，有时甚至会被放大 。随着线条微缩至 16nm 以下，LWR 占总线宽的比例显著增加，导致电阻局部变化及潜在的电气断路 [P1, A1]。
3. 线端（EOL）收缩与线端短路
在间隔层的干法各向异性刻蚀过程中，线条端部的材料会经历三维离子轰击，这会加速端部的刻蚀速率 ，导致 EOL 收缩和变圆 。如果间隔层端部收缩过多，可能无法与下方的触点或相邻互连线对准，导致开路失效 。相反，如果布线端部的膨胀部分过宽，可能会违反最小间距设计规则并导致电气短路 。
4. 高深宽比结构坍塌
随着节距的微缩，间隔层的深宽比（高度与宽度之比）增加 。如果深宽比过高，湿法清洗过程中的毛细管力或干法刻蚀过程中的机械应力可能导致超薄的独立间隔层弯曲、合并或坍塌 。这需要设计一种 高深宽比工艺，在机械稳定性和薄膜尺寸之间取得平衡 。
技术节点演进
SAQP 的引入是光刻微缩史上的一个重要里程碑，使工业界成功跨越了浸没式光刻与 EUV 光刻之间的鸿沟 [P1, P3]。
28nm 节点：平面集成
在 28nm 节点（例如使用 28nm 平面工艺）时，单次曝光的 193nm 浸没式光刻足以满足大多数关键层的需求 。节距分裂在很大程度上是不必要的，即便需要时，简单的双重图案化（LELE）或基本的 SADP 也足以定义密集的金属层和栅极层 。
14nm 节点：FinFET 的引入
随着 14nm FinFET 节点向 3D 晶体管架构的转变，硅“鳍片”（fins）的密度必须显著增加以维持静电控制 。工业界开始转向 SADP 来对鳍片和关键栅极层进行图案化 。SADP 使工程师能够将 193nm 光刻节距减半，在无需 EUV 系统的情况下实现了约 48nm 到 42nm 的鳍片节距 [P1, P3]。
7nm 节点：SAQP 的巅峰
随着微缩进展到 7nm FinFET 节点，鳍片节距缩小至 30nm 以下 。由于 EUV 光刻仍处于大批量生产采用的早期阶段，SAQP 成为了图案化密集鳍片阵列和最窄节距金属互连（后段工艺）的主要手段 [P1, P3]。通过应用两轮连续的自对准间隔层沉积，SAQP 将 193nm 浸没式光刻的寿命延长到了其物理极限 [P1, P3]。
微缩路径:
[28nm 节点] (单次曝光 / LELE)
│
▼
[14nm 节点] (SADP: 鳍片节距减半) [P3]
│
▼
[7nm 节点] (SAQP: 节距缩小四倍 / 密集后段工艺与鳍片) [P1, P3]
相关工艺
SAQP 并非孤立的图案化步骤，它与周围的前段工艺和后段工艺高度集成 [P2, P3]。
后段工艺（BEOL）金属化
在先进金属化工艺中，SAQP 应用了金属即间隔层（SIM）或介质即间隔层（SID）配置 。在 SIM 工艺中，最终的金属线直接由金属间隔层材料形成，无需随后的沟槽填充步骤 。在 SID 方案中，间隔层作为掩膜在低 k 层间介质中刻蚀沟槽，随后使用阻挡层、衬里和 种子层 工程填充铜、钴或钌，以防止金属扩散 。
切割与修整掩膜光刻
由于 SAQP 本质上会在整个晶圆上生成连续的长平行线，因此必须将这些线条切割成独立的电气布线路径 [P2, P3]。这需要后续的“切割”或“修整”光刻和刻蚀步骤 [P2, P3]。通常使用多个切割掩膜来定义线条的精确端点 。切割掩膜的错位会导致边缘放置误差（EPE），这是 10nm 以下节点良率损失的主要来源 。为了缓解这一问题，部署了自对准切割方案和局部端部加宽结构 。
前段工艺（FEOL）集成
在前段工艺中，SAQP 与 伪栅极 结构的制造密切相关，即在工艺流程后期被高 k 金属栅极替换之前，先以极紧密的节距对牺牲硅或多晶硅栅极进行图案化 。
量测与套准标记
为了确保后续各层能与 SAQP 生成的超密集特征对准，必须制造专门的套准标记 。由于标准光刻对准标记无法在 SAQP 节距下分辨，工程师使用自对准多重图案化概念来定义多层掩膜环 。这些环创建了高对比度的台阶状介电或导电结构，可被光学量测工具检测到，从而确保层间对准的准确性 。
未来展望
随着 EUV 光刻技术的大规模普及，图案化领域格局已发生转变 。波长为 13.5nm 的 EUV 能够在单次曝光中解析低至 30nm 节距的特征 。这最初使芯片制造商能够用更简单的 EUV 单次图案化取代复杂的 SAQP 流程，显著减少了掩膜数量、工艺步骤和制造成本 。
然而，随着工业界迈向 2nm 及埃米级节点，即使是单次曝光 EUV 也正在达到其物理极限 。因此，工业界正进入 EUV-SADP 和 EUV-SAQP 时代 。通过结合 EUV 的短波长与间隔层技术的自对准节距倍增，工程师能够在 15nm 以下的节距下进行图案化 [P1, P3]。
此外，高数值孔径（High-NA）EUV 系统（0.55 NA）的引入将继续推动单次曝光分辨率的极限 。在这种范畴下，SAQP 将依然是工艺工程师工具箱中的关键工具，在最密集的金属层和晶体管结构上被选择性地使用，即当物理极限要求通过材料科学和物理自对准实现绝对最高空间密度时 [P1, P3]。