技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
40nm背照式CMOS图像传感器NMOS源漏极与浮动扩散集成：工艺流程原理与器件物理
在整体流程中的角色 40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器代表了一代产品，其像素缩放要求将NMOS源漏（S/D）和浮动扩散（FD）的形成视为紧密耦合的集成模块，而非独立的注入步骤。
40nm BSI CMOS图像传感器像素与外围接触注入集成：工艺流程原理与器件物理
在完整流程中的角色 40纳米背照式（BSI）CMOS图像传感器代表了这样一代图像传感器技术：像素阵列和外围逻辑电路共存于同一衬底上，同时服务于根本不同的电气功能。
40纳米背照式CMOS图像传感器阱区形成工艺流程：逻辑集成、物理原理与氧化生长法则
在整个流程中的角色 在40nm背照式CMOS图像传感器工艺流程中，阱形成模块占据着器件隔离完成与光电二极管/栅极堆叠构建之间的关键位置。
7nm FinFET源漏集成：工艺流程原理、器件物理与模块依赖性
在完整流程中的角色 在7纳米FinFET工艺中，源漏（SD）集成模块位于前段工艺（FEOL）晶体管定义与完成栅极堆栈的替代金属栅极（RMG）序列之间的关键位置。FinFET已成为跨越先进技术节点的主流逻辑器件 P4。
离子注入在半导体制造中的应用：物理原理、工艺集成与节点演进
离子注入是现代半导体制造中基础性的掺杂方法，它取代了经典的热扩散工艺，因为能够对掺杂剂量和结深进行独立、精确的控制。
预非晶化注入（PAI）：半导体制造中的物理原理、工艺集成与技术节点演进
PAI 可在掺杂注入前减弱晶体沟道效应；再生长、激活与残余缺陷须分别核验。所链接的 40nm 流程未标明 PAI。
P+ 接触注入：物理机制、工艺原理与节点演进
在现代半导体制造中，建立与 p 型硅衬底或阱区之间高度可靠、低电阻的电气连接是确保集成电路（IC）稳定运行的基础要求。
半导体制造中掺杂的物理学与原理
导言 现代固态电子学的核心在于能够将半导体材料的导电性控制在几个数量级范围内。这种电子可调性是通过掺杂工艺实现的，即在本征晶格中有意引入特定的杂质原子（称为掺杂剂）。
沟道注入：半导体制造中的原理、物理机制与演进
沟道注入（Channel Implantation）是半导体制造前道工艺中的核心模块，用于将特定的掺杂杂质引入场效应晶体管的有源沟道区域。
掺杂激活：注入后的电学作用与扩散
注入后哪些掺杂原子真正起电学作用？区分电活性比例与化学深度分布，再沿公开硅工艺 Flow 对照注入和激活。
Pocket Implant (Halo)：半导体制造中的物理机制、工艺集成与演进
随着金属氧化物半导体场效应晶体管 (MOSFET) 的尺寸缩小至深亚微米范畴，工程师在维持对沟道的静电控制方面面临巨大挑战。
预非晶化注入 (PAI)：物理原理、工艺集成与演进
简介 在半导体器件持续微缩的过程中，精确控制硅衬底内的掺杂分布对于实现目标电气性能至关重要。预非晶化注入（PAI）已成为现代半导体制造中的一项关键赋能技术。