引言
沟道注入(Channel Implantation)是半导体制造前道工艺中的核心模块,用于将特定的掺杂杂质引入场效应晶体管的有源沟道区域。该工艺的主要目标是调节衬底的本征载流子浓度,确立决定晶体管关键运行参数的静电势分布。通过精准工程化沟道掺杂浓度及深度分布,工艺工程师可以精确调节阈值电压——即反转半导体表面并形成导电反型沟道所需的栅极偏压。
随着器件尺寸不断缩小,控制短沟道效应变得日益关键。随着晶体管物理栅长缩短,源极和漏极的耗尽区宽度与沟道长度相当,从而增加了最终引发源漏穿通的风险 。此外,当漏极电场深入渗透到沟道内部时会引发漏极诱导势垒降低,这降低了源极附近的电势垒并导致阈值电压不稳定 。通过定向注入优化沟道掺杂分布可有效缓解这些寄生静电效应,使微缩晶体管保持良好的关态漏电控制和陡峭的亚阈值摆幅。
Process map · 流程地图
物理机制
沟道注入的运行物理基于固体能带结构工程和费米-狄拉克统计。通过离子注入引入施主或受主掺杂剂,会在导带底或价带顶附近的禁带中引入局域杂质能级。这种有意的能带对称性打破改变了平衡电子与空穴浓度,使费米能级相对于本征费米能级发生偏移,从而控制了形成反型层所需的表面势。
为了在保持良好静电控制的同时优化器件驱动电流,先进沟道工程常采用非均匀逆向(Retrograde)掺杂分布。在 p 沟道中使用重受主离子(如铟)或在 n 沟道中使用重施主离子进行注入,可在亚表面形成局域掺杂峰。由于重质量掺杂物具有较低的热扩散率以及在后续热循环中的偏析特性,它们能在栅介质界面处保持较低的有效掺杂浓度,同时在衬底较深位置形成高浓度掺杂。这种逆向掺杂结构不仅能有效屏蔽漏极耗尽区电场的深入渗透,还能减少因表面电离杂质散射过强引起的载流子迁移率退化。
工艺原理
沟道掺杂剂的空间分布受束流能量、注入剂量、晶圆倾角及四象限旋转参数控制。注入能量决定了掺杂离子的投影射程与射程标准差,从而决定了掺杂峰值相对于栅介质界面的物理深度。注入剂量决定了积分面浓度,直接控制器件阈值电压的偏移量并调制耗尽层宽度。
晶圆取向与束流倾角是调控二维掺杂位置的关键控制手柄。为了在栅极边缘下方引入掺杂剂并控制电荷分布,通常采用在栅极边缘下方进行大角度倾斜注入来形成晕圈掺杂区,但倾斜注入可能会因晶圆上已有的拓扑结构而引起遮蔽效应 。离子注入完成后,必须进行热退火步骤以修复由原子碰撞级联引起的晶格损伤,并使掺杂原子置换到活性晶格节点上。在激活过程中严格控制热预算,对于避免陡峭浓度梯度因过度扩散而模糊至关重要。
挑战与失效模式
沟道注入面临的主要物理挑战之一是点缺陷与晶格损伤的产生。高能离子碰撞会挤出晶格原子,产生硅自间隙原子和空穴。当缺陷浓度超过临界阈值时,后续的热激活过程会导致高移动性的间隙原子聚集成扩展型间隙位错环,例如射程末端损伤或预非晶化损伤。这些扩展缺陷在禁带中央形成复合中心,加剧陷阱辅助复合并显著增加结漏电流。
有源区跨度的几何非理想性带来了进一步的集成挑战。在浅沟槽隔离(STI)边界处,顶部拐角的微沟槽或氧化层凹陷差异会导致局部掺杂耗尽。传统的垂直束流注入无法充分散射到陡峭的沟槽拐角中,导致局部边缘阈值电压降低并导致漏电流在 STI 边缘聚集(即逆窄沟道效应,inverse narrow-channel effect)。为了抑制拐角耗尽,通常集成专门的倾斜沟道截止注入。此外,由注入损伤驱动的瞬态增强扩散(TED)会在激活期间拓宽掺杂分布,损害浅结的陡峭度。
技术节点演进
沟道注入方法学在各个技术节点演进中经历了重大的架构转变。在平面工艺技术中(如 28nm 平面集成流程),短沟道控制高度依赖多角度晕圈注入(Halo Implants)和超陡峭逆向阱/沟道分布。在抑制漏极诱导势垒降低所需的高沟道掺杂与避免迁移率严重退化之间取得平衡,是当时的核心设计折衷。
随着架构向三维过渡(如 14nm FinFET 集成流程),沟道掺杂必须适应垂直硅鳍片结构。在狭窄、多面体的鳍片侧壁上实现共形掺杂,需要采用多象限倾斜束流注入应用到鳍式场效应晶体管(FinFET)拓扑结构中。而在全环绕栅极(GAA)纳米片结构中,直接向悬空的纳米级薄沟道进行传统线型束流注入存在引发毁灭性非晶化和结构塌陷的风险。因此,先进 GAA 集成方案采用了低损伤共形技术,例如高温横向离子注入或在源漏外延回填前通过源漏腔体进行等离子体掺杂,利用动态缺陷湮灭在调节纳米片阈值电压的同时保持晶体结构完整性。
相关工艺
沟道注入与前道及后续模块工艺紧密交织。光刻与选择性掩模刻蚀定义了硬掩模或光刻胶轮廓,阻挡离子进入非目标区域,从而确保相邻 NMOS 和 PMOS 区域之间具备精确的空间选择性。
离子置入完成后,必须紧跟先进的热处理工艺,例如快速热退火或毫秒级激光尖峰退火。这些快速激活技术提供了电激活掺杂剂和溶解点缺陷簇所需的热预算,同时限制处理时间以抑制有害的热扩散。此外,化学机械平坦化等集成步骤决定了有源区上方的拓扑形貌和残余氧化层厚度,直接影响跨晶圆注入射程的均匀性。
参考来源
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379
Physics of Semiconductor Devices - Full
S. M. Sze, Kwok K. Ng
Physics of Semiconductor Devices · ISBN 978-0-471-14323-9