引言
沟道注入（Channel implant）是半导体制造中的一项基础工艺，用于将特定的掺杂杂质引入晶体管的有源沟道区 。该工艺的主要目标是调节半导体衬底的本征载流子浓度，这直接决定了所得器件的电学性能 。通过仔细控制沟道掺杂分布，工程师可以精确调节阈值电压——即产生导电反型层所需的最小栅极电压 。此外，沟道注入在缓解短沟道效应（如穿通效应和阈值电压滚降）方面起着关键作用，随着晶体管尺寸的缩小，这些效应变得愈发严重 。如果没有高度受控的沟道掺杂，现代超大规模集成电路（VLSI）器件将遭受难以管理的漏电流和较差的开关特性 。
物理机制
沟道掺杂的基本物理原理植根于固体能带理论和费米-狄拉克统计 。在固有硅晶体中，周期性的原子排列形成了能带隙；而在室温下，本征载流子浓度太低，无法支持器件的实际运行 。通过离子注入引入施主或受主杂质，可以在导带或价带附近建立局域杂质能级 。这会移动费米能级并打破本征电子-空穴平衡，使半导体进入由注入载流子主导的非本征状态 。为了优化器件性能，掺杂通常需要是非均匀的 。例如，使用铟等重原子进行沟道注入可以获得高度非均匀的逆向掺杂分布 。由于铟具有高原子质量和低扩散系数，它会在热循环过程中向栅氧层偏析，从而在保持表面反型层附近较低有效掺杂浓度的同时，在衬底深处形成高掺杂峰 。这种“表面轻掺杂、亚表面重掺杂”的配置在不显著增加表面载流子散射的情况下，最大限度地提高了漏极耗尽区的静电屏蔽效果，从而抑制了阈值电压滚降和迁移率退化 。
工艺原理
沟道中掺杂剂的最终分布由离子注入系统的可控参数及随后的热处理决定 。注入能量直接决定了投影射程和峰值掺杂浓度的深度；更高的能量能将离子推向晶格更深处 。注入剂量决定了引入的掺杂原子总数，这会成比例地移动阈值电压并改变耗尽区的宽度 。方向性和倾斜角度也是非常关键的工艺控制手段 （工程实践）。在三维器件架构中，倾斜注入被用于将掺杂剂引入特定的空间区域，例如栅极边缘下方（晕圈注入，halo implants）或隔离槽的侧壁 。通过调整倾斜角度，工程师可以补偿局部掺杂耗尽，并操纵水平表面与垂直侧壁之间的剂量分配 。注入完成后，需要进行退火步骤以修复晶格损伤，并通过将掺杂剂置换到晶格位置来实现电激活 。必须严格控制热预算，以防止导致工程化浓度梯度消失的过度掺杂扩散 。
挑战与失效模式
沟道注入面临的一个主要物理挑战是晶体损伤的产生 。当高能离子与硅晶格碰撞时，它们会产生大量的点缺陷，特别是硅自间隙原子 。如果被挤出的原子总数超过临界阈值，随后的高温退火可能会导致这些高度移动的间隙原子聚集成扩展的间隙型位错环，即预非晶化损伤 。这些缺陷可作为复合中心，严重增加结漏电流 。另一个重要的失效模式与器件结构的几何非理想性有关 。例如，在化学机械平坦化过程中，浅沟槽隔离（STI）区域边缘形成的微沟槽可能导致局部掺杂耗尽 。由于传统的垂直注入无法充分散射到这些拐角区域，有效掺杂浓度会下降，从而降低局部阈值电压并导致漏电流在STI边缘聚集（即窄沟道效应） 。克服这一问题需要复杂的倾斜大角度沟道截止注入（channel stop implants）来过补偿边缘耗尽 。此外，由注入损伤驱动的瞬态增强扩散（TED）会导致掺杂剂铺开，从而损害浅结的形成并降低短沟道效应的抑制效果 。
技术节点演进
随着行业跨越连续的技术节点，沟道注入的方法发生了剧烈变化 （工程实践）。在28nm平面工艺流程中，平面器件严重依赖复杂的注入序列（包括精确的超陡峭逆向阱和多角度晕圈注入）来控制短沟道效应 。这里的挑战在于平衡高沟道掺杂需求与严重的迁移率退化之间的关系 。过渡到14nm FinFET节点时，架构转向了鳍式场效应晶体管（FinFET）结构 。此时，必须将沟道掺杂引入狭窄的垂直硅鳍片中 。这需要使用倾斜束流注入进行高度共形的掺杂，以对波纹状的沟道结构进行掺杂，从而实现三维几何结构不同表面上源极和体接触区的垂直分离 。随着技术进步到7nm及以下，涵盖了全环绕栅极（GAA）纳米片器件，由于悬空纳米结构的脆弱性，直接沟道注入变得非常困难 。传统的注入会对比超薄沟道造成不可逆的非晶化和结构损伤 。为了避开这一点，现代GAA工艺采用高温横向离子注入或在源漏外延回填前通过源漏腔体进行等离子体掺杂 。升高的注入温度促进了动态退火，在显著减少缺陷形成的同时，成功调节了内部纳米片的阈值电压 。
相关工艺
沟道注入与多个相邻的半导体制造步骤深度关联 。光刻和干法刻蚀是前提条件，因为它们定义了阻挡离子进入非目标区域的硬掩模和光刻胶轮廓，从而确保了空间选择性 。此外，快速热退火（RTA）或激光尖峰退火必须紧随注入步骤进行 。这些先进的热处理工艺提供了电激活沟道掺杂剂和溶解注入诱导点缺陷所需的确切热预算，同时防止了会导致精密设计的沟道分布变宽的有害瞬态增强扩散 。