预非晶化注入 (PAI)：物理原理、工艺集成与演进

简介

在半导体器件持续微缩的过程中，精确控制硅衬底内的掺杂分布对于实现目标电气性能至关重要。预非晶化注入（PAI）已成为现代半导体制造中的一项关键赋能技术。预非晶化注入是一种专门的离子注入技术，旨在有意识地破坏半导体衬底的周期性晶格，在引入活性掺杂剂之前，将近表面区域从晶体状态转变为非晶状态。将 PAI 集成到制造工艺流程中的主要动机是减轻离子沟道效应（Ion channeling effect）。在完美的硅晶体中，存在高度对称的晶面和晶轴，形成了开放的“沟道”。当注入硼等轻掺杂离子时，很大一部分离子可以穿过这些沟道深入衬底内部，而不会经历显著的核碰撞。这种沟道效应导致形成了延伸且深入的掺杂尾部，严重降低了超浅结（USJ）的陡峭度。通过利用 PAI 来随机化衬底的原子排列，从物理上抑制了沟道路径，迫使入射的掺杂离子发生随机碰撞，并停留在精确可控、可预测的深度。此外，PAI 显著提高了后续掺杂剂的电激活效率，并在现代应变工程和硅化物接触形成中发挥着关键作用。

物理与机制

预非晶化的基本机制依赖于高能离子与固体相互作用的物理学原理以及晶体损伤的积累。当高能离子穿透硅晶格时，它通过核碰撞和电子碰撞将其动能传递给目标原子。核碰撞是一种弹性相互作用，会将硅原子从其平衡晶格位置物理移位，产生空位和自填隙原子，统称为弗伦克尔对（Frenkel pairs）。最初，在低注入剂量下，这些弗伦克尔对是孤立的点缺陷。然而，随着持续轰击的进行，这些点缺陷的局部密度会增加。当缺陷密度超过特定的热力学临界阈值（通常称为非晶化阈值）时，局部晶体结构会坍塌成亚稳态、高度无序的非晶相。这种非晶层的形成通常始于最大核能损失深度，通常表现为首先形成一个埋层非晶层，随着剂量增加，该层向表面和本体内部扩展，最终形成从表面一直延伸到非晶/晶体（a/c）界面的连续非晶层。在将活性掺杂剂注入该预非晶化层后，半导体必须进行热退火。在此步骤中，非晶硅通过固相外延再生（SPER）机制恢复为单晶状态。SPER 是一个热力学驱动的过程，其中下层的未损伤晶体硅作为模板。非晶层从 a/c 界面向表面逐层重结晶。由于非晶相相对于晶体相在热力学上是不稳定的，因此 SPER 可以在相对适中的温度下发生。至关重要的是，随着 SPER 前沿的推进，它能以极高的效率将注入的掺杂原子扫入替位式晶格位置，从而获得高于平衡固溶度极限的高掺杂激活水平。

工艺原理

预非晶化注入的优化需要精确调节几个关键工艺参数——主要是离子种类、注入能量和注入剂量——并了解它们对所得材料状态的定向影响。

离子种类与质量：非晶化离子的质量决定了碰撞级联的密度。重离子（如氙 (Xe) 或锗 (Ge)）将能量沉积在高度局部化、密集的损伤级联中，在较低剂量下即可轻松超过非晶化阈值，并形成陡峭的 a/c 界面。相反，较轻的离子（如硅 (Si) 或碳 (C)）需要更高的剂量才能实现完全非晶化。在先进工艺节点中，通常采用多种离子的组合，如双 Ge/C PAI；其中 Ge 提供有效的非晶化和损伤调节，而 C 作为一种界面钉扎元素，改变了后续的扩散和化学反应路径。

注入能量与角度：入射离子的动能直接决定了投影射程，进而决定了非晶层的最终深度。工艺集成原则要求必须仔细校准 PAI 能量，以使产生的非晶层有效包覆后续的掺杂剂注入分布。如果掺杂剂穿透非晶区域到达下方的晶体硅，该尾部区域仍会发生沟道效应。此外，注入角度的选择会影响相邻拓扑结构的阴影效应；为了在离子注入过程中完全避免阴影效应，离子注入可以在零倾角下进行 [T1]。

注入剂量与量测：注入剂量必须足够高，以在整个目标区域内实现预期的完全非晶化。非非晶化的亚阈值剂量只会产生局部缺陷簇。从晶体状态到非晶状态的转变会极大地改变硅的光学和电气特性。为了在海量生产中进行无损监控，通常使用载流子照明（CI）等光学量测技术。CI 测量光生载流子的复合；在严重损伤或非晶化的硅中，深能级缺陷充当强复合中心，使 CI 信号能够准确提取注入后非晶层的厚度。除了简单的结控制外，PAI 工艺参数还被主动用于应变工程。通过优化 Ge PAI 的剂量和能量，可以在 SPER 之后向沟道区域引入单轴压应力，这会分裂价带简并并抑制声子散射，从而提高 pMOS 器件的空穴迁移率。

挑战与失效模式

尽管 PAI 用途广泛，但它也带来了物理挑战，最突出的是产生非晶层末端（EOR）缺陷。在初始注入过程中，初级损伤分布不可避免地会略微超出定义的 a/c 界面，进入下方的晶体衬底。在热退火过程中，虽然非晶层通过 SPER 重结晶，但位于 a/c 界面之外（EOR 区域）的多余填隙原子会聚集形成稳定的扩展缺陷，如位错环或 {311} 棒状缺陷。

这些 EOR 缺陷给半导体器件带来了两大严重失效模式。首先，如果 EOR 缺陷带与所形成 p-n 结的耗尽区在地理位置上重叠，这些缺陷会充当高效的 Shockley-Read-Hall 复合-产生中心，导致结漏电流增加。因此，一个关键的工艺设计目标是工程化 EOR 深度，使其安全地置于敏感的空间电荷区之外。其次，EOR 缺陷在高温退火过程中会溶解，向晶格中释放超饱和的硅自填隙原子。这些填隙原子与掺杂原子（特别是硼）耦合，加速了它们的扩散速率——这种现象被称为瞬态增强扩散（TED）。TED 会模糊精心设计的超浅掺杂分布。此外，EOR 处会发生复杂的化学相互作用；例如，当在 Xe 预非晶化的硅中进行浅层 BF2 注入时，氟原子会与 Xe 诱导的损伤发生化学相互作用，导致 Xe 和 F 在 EOR 处共同富集和俘获，从而扰乱结的电气稳定性。

工艺节点演进

PAI 的应用随着晶体管架构的演进而发生了巨大变化。在平面晶体管时代，例如 28nm 平面逻辑节点中，PAI 是实现超浅结的常见工艺。Ge 或 Si 离子垂直注入到平面源/漏极延伸区，用于防止硼沟道效应，并促进快速热退火后形成陡峭、高激活的结。

随着工业界在 14nm FinFET 节点转向 3D 架构，范式发生了转变。FinFET 依赖于薄、垂直的硅鳍片。传统的高剂量 PAI 构成了物理风险：如果从薄鳍片两侧传播的非晶层在中间汇合，鳍片的整个截面都会变成非晶态。由于缺乏用于 SPER 的连续晶体种子，鳍片在退火过程中无法正常重结晶，导致形成缺陷多晶硅并可能导致器件失效。因此，FinFET 中的 PAI 需要极高的角度控制和剂量调节，以保持鳍片内完好的晶体核心。

当制造工艺达到 7nm FinFET 节点及以后时，PAI 承担了双重角色。虽然结控制仍然重要，但 PAI 也集成到了应力记忆技术（SMT）和先进的接触工程中。为了降低寄生接触电阻，在金属沉积之前对源/漏极接触沟槽进行双 Ge/C PAI 处理。该工艺调节硅表面的结构状态，抑制高电阻富金属硅化物相（如 Ni2Si）的成核，并通过杂质增强的固态非晶化途径推动均匀、低电阻率接触的形成。

相关工艺

PAI 从根本上说是更广泛的 离子注入 工艺的一个高度专业化的子集。虽然标准注入引入的是电活性掺杂剂，但 PAI 引入的是可控晶格损伤。由于 PAI 使硅处于损伤的非晶状态，它与热处理工艺密不可分。如果没有后续的热能量（通常通过 快速热退火 提供），非晶硅将保持高电阻且无法用于器件操作。热处理触发的 SPER 机制最终将掺杂剂结合到替位式晶格位置中。此外，PAI 与先进的金属化和接触方案高度交叉。在硅化物形成（自对准硅化）之前应用 PAI 可确保均匀的反应前沿。通过对衬底进行预非晶化，降低了金属扩散的晶体学依赖性，缓解了尖峰缺陷并促进了均匀金属硅化物的形成。

未来展望

随着特征尺寸的持续缩小，控制 a/c 界面亚纳米级的精确度已变得日益关键。先进逻辑节点正越来越多地转向低温预非晶化注入。通过在离子注入期间将硅衬底冷却至零下温度，可以抑制通常在室温下发生的弗伦克尔对动态自退火。这使得在降低离子剂量的情况下，能够形成陡峭的 a/c 界面，从而最大限度地减少随后的 EOR 缺陷密度，并支持下一代半导体器件的持续微缩。