技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
14nm FinFET替换金属栅极集成工艺流程：原理、机制与集成逻辑
在完整流程中的作用 替换金属栅极模块在14纳米FinFET工艺中占据核心位置，是前段工艺晶体管制造与中段工艺/后段工艺互连构建之间的桥梁P2。上游，该模块接收已完成的FinFET结构：伪多晶硅栅极已完成图形化，源漏外延区已生长，前金属介质叠层已沉积并平坦化至露出伪栅极顶表面T2。伪栅极（通常为非晶硅或多晶硅）作为牺牲占
28nm平面置换金属栅极集成工艺流程：原理、机制与集成逻辑
在整个流程中的作用 28nm平面替换金属栅极（RMG）集成是一个关键模块，位于前段工艺（FEOL）晶体管制造与后段工艺（BEOL）互连构建之间P4。在更广泛的28nm平面工艺流程中，RMG模块接收一个部分完成的晶体管结构，其中虚拟多晶硅栅极已完成图案化、侧墙定义，并与源/漏区进行了电性集成P3。该模块的基本任务是移除该
重置晶体管（RST）：先进半导体节点中的物理原理、工艺集成与阻变存储器控制
引言 复位晶体管（RST）是现代非易失性存储器架构中的关键电路元件——特别是在电阻式随机存取存储器（RRAM）和氧化物基RAM（OxRAM）单元中——它负责将存储元件从低阻态（LRS）恢复到高阻态（HRS）的电学操作控制 P3。在单晶体管-单电阻（1T1R）存储单元中，RST作为存取晶体管，在RESET操作期间向电阻开
14nm FinFET：器件物理、工艺集成与重新定义摩尔定律的架构
引言 14nm技术节点在半导体制造中具有里程碑意义——在这一代，三维鳍式场效应晶体管（FinFET）从实验架构成熟为大规模量产的主力器件P1。在该节点，传统平面MOSFET已达到静电控制极限：短沟道效应、亚阈值漏电流以及漏致势垒降低（DIBL）严重削弱了能量-性能权衡，使得进一步的二维缩放收效甚微T1。14nm Fin
NMOS晶体管形成：物理原理、工艺基础与先进节点集成
引言 N沟道金属氧化物半导体（NMOS）晶体管是互补金属氧化物半导体（CMOS）技术的两个基本构建模块之一，而CMOS技术几乎是所有现代集成电路的支柱T2。NMOS晶体管通过在p型硅衬底表面形成n型反型层来构建，该反型层由一个通过薄栅介质与半导体分离的栅电极控制T2。当施加足够大的正栅极电压时，电子在栅极下方的硅表面积
FinFET：先进半导体制造中的物理、工艺原理及技术演进
引言 鳍式场效应晶体管（FinFET）是一种非平面、多栅极的金属氧化物半导体场效应晶体管（MOSFET）架构，其中导电沟道形成在从衬底突出出的薄硅"鳍"的垂直侧壁——以及可选地顶面——上T1。栅电极围绕该鳍结构，与传统的平面器件相比，提供了对沟道优越的静电控制P2。当半导体产业面临着平面MOSFET在约22纳米技术节点
FinFET鳍片：物理原理、图案化机制及先进节点演进
引言 鳍式场效应晶体管（FinFET）的鳍片是定义非平面晶体管架构的核心结构单元，该架构从22纳米节点起推动了半导体工艺的持续微缩 P2。本质上，鳍片是从衬底表面向上延伸的窄条状单晶硅，作为晶体管的有源区 A2。栅极电极包裹住鳍片裸露的侧壁（某些变体中也包裹顶部表面），从而实现从多侧同时对沟道进行静电控制 T1。 鳍片
Demystifying the Reset Transistor (RST): Physics, Process Integration, and Advanced Node Challenges
Introduction The reset transistor (RST) is a foundational element in modern integrated circuit design, playing a crucial role in both optical sensing and advanc
理解半导体器件物理与工艺集成中的阈值电压 (Vth)
引言 阈值电压 ($V_{th}$) 是半导体器件物理中的一个基本电学参数，它表示诱导形成反型电荷层并使晶体管从关断状态（OFF state）转变为开启状态（ON state）所需的最小栅极偏置电压 T3。在现代集成电路运行中，该参数决定了器件开关速度与静态功耗之间微妙的平衡 T2。如果阈值电压设置过高，驱动电流会减小
鳍式场效应晶体管（FinFET）：物理学、工艺原理和技术演进
引言 鳍式场效应晶体管（FinFET）是一种三维金属-氧化物-半导体场效应晶体管架构，其中导电通道形成在从衬底表面突出的薄垂直硅鳍上，允许栅极绕过通道的多个侧面 T1。这种多栅极几何结构从根本上区别于FinFET和其平面前身：栅极不是通过单一顶表面栅极控制电流，而是对两个垂直侧壁施加静电影响，在许多实现中还包括鳍的顶表