在整个流程中的作用
28nm平面替换金属栅极（RMG）集成是一个关键模块，位于前段工艺（FEOL）晶体管制造与后段工艺（BEOL）互连构建之间。在更广泛的28nm平面工艺流程中，RMG模块接收一个部分完成的晶体管结构，其中虚拟多晶硅栅极已完成图案化、侧墙定义，并与源/漏区进行了电性集成。该模块的基本任务是移除该牺牲栅极材料，并用高k介质和金属栅极叠层进行替换，以提供器件运行所需的最终功函数和阈值电压特性。
RMG模块的上游边界由前金属介质（PMD）沉积和PMD化学机械抛光（CMP）的完成来定义，该步骤使介质表面平坦化并暴露出虚拟多晶硅栅极的顶部。在此入口点，晶体管沟道、源/漏注入和应力工程特征已就位，并已完成其高温激活退火。下游交付成果是一个完整的高k/金属栅极叠层，具有适用于NMOS和PMOS器件的正确有效功函数（EWF）、适合接触孔形成的平坦化栅极表面，以及在后续BEOL热循环中不会发生漂移的稳定界面。
在28nm节点采用RMG方法的一个关键原因是，它将高k介质与高温掺杂剂激活步骤解耦。在栅极优先方法中，高k/金属栅极叠层必须经受住用于掺杂剂激活的快速热退火（RTA），这可能导致高k层结晶以及金属栅极与介质之间发生不利的化学反应，例如硼扩散进入HfO₂。通过将真正的栅极叠层形成推迟到激活之后，RMG模块保持了高k层的非晶态特性，并实现了严格的阈值电压控制。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Dummy Poly Dry Removal
在 28nm Planar Flow 中，“28nm Planar replacement metal gate integration process flow”对应 RMG 模块的第 155 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
起始状态与顺序逻辑
当RMG模块开始时，晶圆已经历了一系列较长的FEOL步骤：阱形成、沟道掺杂、栅氧化层生长、虚拟多晶硅沉积、栅极图案化、侧墙形成、源/漏外延或注入，以及掺杂剂激活退火。此阶段的虚拟栅极叠层通常由牺牲栅氧化层（SiO₂或SiON）、多晶硅层和可能的硬掩模盖组成——所有这些都作为结构占位符，用于定义栅极轮廓并在上游工艺过程中保护沟道。
28nm RMG模块的集成顺序逻辑按照几个有序阶段进行：
-
PMD平坦化与虚拟栅极暴露：在完成的FEOL结构上沉积PMD介质，并通过CMP回抛以暴露出多晶硅虚拟栅极。此CMP步骤的质量——以晶圆内和晶圆间均匀性衡量——直接决定了后续虚拟多晶硅去除步骤是否面临均匀的起始表面。
-
虚拟多晶硅去除：选择性地刻蚀掉牺牲多晶硅，留下由栅极侧墙和下方介质或高k叠层界定的开口沟槽。此步骤可通过湿法刻蚀（使用四甲基氢氧化铵，TMAH）或干法刻蚀完成，每种方法都有独特的选择性和残留物考量。
-
高k介质与界面层沉积：在高k优先方案中，高k介质已存在于虚拟栅极下方，并在去除过程中受到刻蚀停止层（ESL）的保护。在高k后置方案中，高k介质在虚拟栅极去除后沉积，通常采用原子层沉积（ALD）以获得共形性。
-
功函数金属沉积：沉积一层或多层金属（例如，用于PMOS的氮化钛TiN，或用于NMOS的钛铝TiAl）以设定有效功函数。层数、成分和氧化状态共同调节EWF。
-
填充金属沉积与CMP：一种低电阻率金属（如铝或钨）填充剩余的沟槽，最终CMP去除多余的金属，形成平坦的栅极表面，为28nm平面接触形成工艺过程做好准备。
顺序依赖性严格：每个阶段必须在下一阶段开始前达到其选择性和均匀性目标，因为残留材料或尺寸变化会不可逆地通过叠层传播。
物理与化学机理
虚拟多晶硅去除化学
根据采用湿法还是干法工艺，虚拟多晶硅去除步骤受根本不同的机理控制。在使用TMAH的湿法工艺中，氢氧根离子（OH⁻）亲核攻击多晶硅表面的硅-硅键，形成可溶性硅酸盐中间体并释放氢气。该反应受表面反应限制，并表现出显著的结晶学各向异性：<111>取向具有更高的原子密度和更稳定的表面结构，其刻蚀速率显著低于其他取向。这种各向异性成为一个关键的集成问题，因为多晶硅的晶体取向受下方介质层的影响——在含氮介质（如SiON或TiN）上的多晶硅倾向于优先形成<111>取向，从而产生残留风险。
虚拟多晶硅干法去除集成原理基于等离子体刻蚀，其中氟基或氯基化学物质与硅反应生成挥发性产物。干法刻蚀提供各向异性的轮廓控制，并避免了液相工艺相关的毛细作用力，这对于高深宽比栅极沟槽（图案塌陷是一个问题）尤其重要。然而，干法刻蚀引入了等离子体损伤风险，并且对下方介质或金属层的选择性可能较低。
高k沉积与界面形成
在高k后置RMG方案中，界面层（通常为SiO₂）和高k介质（通常为HfO₂）在虚拟栅极去除后通过ALD沉积。ALD提供自限制、逐层生长，确保在栅极沟槽内实现共形覆盖，即使沟槽尺寸变得更窄。其物理机理涉及顺序的、自终止的表面反应：前驱体脉冲吸附并与表面羟基基团反应，随后进行吹扫和氧化剂脉冲，完成单层沉积。此循环重复直至达到所需膜厚*（工程实践）*。
高k/界面层界面的质量至关重要，因为它决定了等效氧化层厚度（EOT）、栅极漏电流和阈值电压稳定性。该界面的缺陷——包括氧空位、亚氧化物状态和界面粗糙度——会产生电荷陷阱，导致阈值电压不稳定并降低沟道迁移率。
功函数金属物理
金属栅极叠层的有效功函数不仅仅是沉积金属的真空功函数。它由金属的费米能级、金属/高k界面的界面偶极子以及金属层的氧化状态共同决定。对于PMOS，通常使用TiN，其功函数可以通过增加层厚度和控制氧化来调节——TiN/HfO₂界面处的氧掺入会改变界面偶极子，使EWF向价带边缘移动。对于NMOS，TiAl提供低功函数，但铝是一种快速扩散物质，可以穿透TiN并在HfO₂中产生缺陷，尤其是在长时间热处理下。
从器件物理角度来看，金属栅极功函数通过平带电压关系直接设定阈值电压。MOSFET的阈值电压取决于栅极功函数相对于半导体费米能级、氧化层电荷和沟道掺杂。通过工程化功函数金属叠层而非仅依赖沟道掺杂，RMG模块同时优化了阈值电压、迁移率和漏电流——这是随着器件尺寸缩小，仅靠传统掺杂越来越难以实现的平衡。
RMG中的CMP机理
负责平坦化填充金属的最终CMP步骤受化学软化和机械磨损的协同作用控制。对于氧化物CMP，Langmuir-Hinshelwood框架将表面羟基化和氧化剂吸附描述为控速步骤。去除速率取决于表面化学反应与研磨颗粒机械磨损之间的平衡。在RMG背景下，CMP必须同时去除填充金属并停止在PMD介质上——随着栅极尺寸缩小以及栅极电阻变化、填充不良或凸起源/漏暴露风险增加，对选择性的要求变得更加严格。
界面与失效传播
RMG模块以多个材料界面为特征，每个界面都代表一条潜在的失效传播路径。理解这些界面及其方向性权衡对于工艺集成至关重要*（工程实践）*。
PMD到虚拟栅极界面
PMD CMP的均匀性直接控制虚拟多晶硅栅极的暴露高度。如果CMP局部过抛光，虚拟栅极顶部会低于PMD表面，导致虚拟多晶硅去除过程中栅极沟槽开口不完全，并可能导致金属填充不良。如果CMP抛光不足，栅极上会残留介质，阻挡刻蚀并留下占据原本为高k和金属栅极预留空间的多晶硅残留物。这种失效模式会向下游传播，导致栅极电阻增加、阈值电压偏移或直接器件失效。
虚拟多晶硅到下方层界面
虚拟多晶硅与下方介质（SiO₂、SiON、TiN或ESL）之间的界面是考验刻蚀选择性的地方。湿法TMAH刻蚀对SiO₂具有高选择性，但由于晶体取向效应，可能在SiON或TiN下方层上留下残留物。在高k优先RMG方案中，ESL在虚拟栅极去除期间保护高k层——如果ESL受损，高k层将暴露于刻蚀化学物质中，可能被减薄或损坏，从而增加EOT和栅极漏电流。
高k到功函数金属界面
高k介质与功函数金属之间的界面在特定条件下是热力学不稳定的。铝在热处理过程中从TiAl穿过TiN扩散到HfO₂中发生得很快，产生氧空位和固定电荷，使EWF向中间带隙移动。这种漂移减少了NMOS/PMOS阈值电压分离，降低了开/关电流比并增加了静态功耗。这种权衡的方向性很明确：更高的热预算会加剧Al扩散，缩小了NMOS功函数稳定性的工艺窗口。
金属栅极到接触孔界面
在RMG模块下游，平坦化的金属栅极表面必须支持可靠的接触孔形成，如28nm平面金属第一层互连集成工艺流程所述。CMP变化引起的栅极高度不均匀性会传播到接触电阻变化中，因为接触孔刻蚀必须落在栅极金属上，而不能向下击穿进入沟道。金属CMP过程中的碟形凹陷或侵蚀会产生局部凹陷，可能导致接触孔开路或高电阻连接。
失效模式总结
28nm RMG集成中的主要失效模式——多晶硅残留、功函数漂移、CMP碟形凹陷/侵蚀和栅极电阻变化——都有一个共同的根源：一个界面处选择性或均匀性的丧失，这通过后续步骤不可逆地传播。由于RMG模块是一个顺序的、不可修正的流程，一旦失效发生，就没有返工路径[P1, P3]。
实际模块操作
为了将这些原理落实到实际的28nm平面工艺中，交互式流程提供了RMG模块的逐步演练。该序列从PMD平坦化暴露虚拟栅极开始，经过虚拟多晶硅去除、高k和金属栅极沉积，以填充金属CMP结束。
您可以从在交互式流程中打开RMG步骤155开始探索详细序列，该步骤展示了从虚拟栅极暴露到后续沉积和平坦化步骤的转变。将交互式流程与上述机理描述结合演练，可以提供一个综合性的理解，即每个物理和化学原理如何映射到一个具体的工艺步骤*（工程实践）*。
从交互式流程中得到的关键见解是，RMG模块并非独立单元工艺的集合——它是一个紧密耦合的序列，其中每个步骤的输出成为下一步的输入，并且对选择性、均匀性和洁净度的要求是累积而非重置的*（工程实践）*。这种耦合正是28nm替换金属栅极集成需要跨模块优化而非孤立配方调试的原因[P1, P3]。
相关学习路径
为了构建对28nm平面集成的全面理解，几个相邻主题提供了有价值的背景：
- 28nm平面工艺流程概述提供了RMG模块运行的全模块背景，展示了上游FEOL步骤如何定义RMG必须满足的约束条件。
- 28nm平面接触形成工艺过程解释了RMG模块输出的直接下游消费者，其中栅极表面质量和形貌直接影响接触电阻和良率。
- 28nm平面金属第一层互连集成工艺流程将链条进一步延伸至BEOL，平坦化的栅极和接触结构为第一层金属互连奠定了基础。
这些文章共同描绘了从晶体管制造通过栅极替换到互连构建的集成线索，提供了28nm平面技术节点的完整图像。
未来展望
尽管28nm平面节点仍然是许多产品类别的主力技术，但在此节点确立的RMG集成原理已在后续世代中显著发展。从平面MOSFET到FinFET再到全环绕栅极（GAA）架构的转变，已将RMG概念扩展到三维结构，其中虚拟多晶硅去除步骤由于需要清除狭窄、陡峭的沟槽而不留残留物而变得更具挑战性。
研究方向包括气相刻蚀（GPE）以消除与液相工艺相关的图案塌陷风险，抗热扩散的新型功函数金属系统，以及通过预抛光表面修饰技术（如离子注入）增强CMP选择性[P1, P2]。CFET架构垂直堆叠NMOS和PMOS器件，通过要求平面流程中不需要的栅极隔离和共享方案，进一步复杂化了RMG[A1, A2]。
对于从事28nm平面技术的工程师而言，理解RMG模块的原理提供了一个可转移的基础：选择性逻辑、界面管理和顺序依赖性概念直接适用于更先进的节点，即使几何复杂度增加。核心经验——集成受制于通过不可修正序列的界面传播——无论具体的器件架构如何，仍然有效。