技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
半导体工艺中原位蒸汽生成（ISSG）的深度解析：物理学、动力学与集成
简介 在现代互补金属氧化物半导体（CMOS）制造中，具有精确原子级控制的高质量二氧化硅（$\text{SiO}_2$）薄膜的合成是器件性能的基石。
界面桥接工程：先进半导体制造中衬垫层的原理、机制与集成
在现代集成电路错综复杂的架构中，特征尺寸已深缩至纳米量级。随着这些特征尺寸的压缩，不同材料之间的界面（特别是金属与电介质之间的界面）对器件的整体性能、可靠性和良率产生了主导性影响。
先进半导体接触工程中硅化镍的基本原理
在现代超大规模集成（VLSI）器件中，在有源半导体区与金属布线网络之间建立高质量的电接触是实现性能的主要瓶颈。随着晶体管尺寸缩小至纳米尺度，源/漏（S/D）区的寄生串联电阻急剧增加，从而降低了驱动电流和工作速度。
先进半导体制造中种子层工程的基本原理
简介 在现代集成电路（IC）制造中，特别是在前段工艺加工和后端金属化过程中，在复杂的三维拓扑结构上实现高度均匀且保形的薄膜至关重要。
高级硅制造中应力记忆技术（SMT）的基本原理
SMT 可在移除临时薄膜后保留部分应力效应。现有 40nm 退火早于所引帽层，故该流程未展示所述序列。
精通先进制程半导体制造中的无孔隙填充：物理原理、工艺工程与制程节点演进
简介 在现代超大规模集成（ULSI）互补金属氧化物半导体（CMOS）制造中，将材料无缝填充至高深宽比（HAR）特征结构中的能力是器件性能与可靠性的基石。
双栅氧化层工程：先进CMOS制造中的物理原理、集成挑战与节点演进
在现代微电子技术中，互补金属氧化物半导体（CMOS）技术的持续微缩推动了前所未有的集成密度与处理性能。然而，器件尺寸的微缩在单个系统级芯片（SoC）内部引发了截然不同的工作电压需求。
接触孔刻蚀解析：工艺物理、整合原理与先进节点挑战
现代集成电路的制造划分为不同的工艺阶段，其中器件活性层与金属布线网络之间的过渡代表了尺寸缩放中最关键的瓶颈之一。这一过渡界面通常被称为线端（MOL），依赖于垂直导电通路（即接触孔）的精准创建。
掌握双功函数金属栅极：原理、集成与先进制程演进
nFET 与 pFET 为何需要不同的有效栅功函数？沿 7nm FinFET 中的 p 侧金属、选择性图形化及 n 侧金属理解集成逻辑。
后段（BEOL）湿法化学清洗：EKC刻蚀后残留物去除的原理与物理化学机制
在现代超大规模集成电路（ULSI）半导体制造中，微米与纳米尺度的图形定义依赖于光刻、等离子体刻蚀和表面清洗工艺之间的紧密配合。随着图案尺寸不断缩小，用于构建金属互连线和绝缘层的材料也在持续演进。
第一层通孔（V1）：连接相邻布线层
第一层通孔穿过介质连接相邻金属层。40nm 流程核实 Via 1 图形和刻蚀，选定路线未核实特定填充金属。
深入解析局部通孔（V0）集成：物理原理、工艺机制与先进制程挑战
在现代集成电路中，微缩晶体管密度需要大幅缩小器件几何形状与互连尺寸。连接制造有源硅晶体管的前道（FEOL）与在芯片上传输信号的后道（BEOL）金属布线之间的界面被称为线中（MOL）区域。