应力记忆技术（SMT）使用临时应力膜和热处理，希望在去膜后保留部分器件应力效应。效应大小及方向取决于叠层、器件取向、几何和热顺序。所链接的流程没有展示完整且具名的 SMT 序列。
应力记忆的流程背景
7nm FinFET 流程总览提供晶体管架构背景。免费 40nm 流程中，所引 PolySi Anneal 早于 CESL 沉积，不能把这两个标签拼成 SMT 帽层—退火—去膜序列。截面仅显示相邻薄膜与热处理操作。
40nm 薄膜与退火图仅供背景理解，顺序不构成 SMT 序列。
Process map · 流程地图
物理与机制
机械应力可能改变半导体能带及载流子输运，器件响应取决于应力方向与沟道取向 。在一项已报道的 n 沟道器件实验中，临时拉应力氮化物帽层覆盖激活阶段，随后被移除，器件仍表现出应力相关效应。这项具体集成不能证明每种晶体管都有同样结果 。保留的应变不一定永久、只局限在栅或对每种晶体管都有利；须通过应力及器件量测确定。
工艺原则
声称某序列为 SMT，需要证明帽层位置、退火顺序、去膜以及实测响应。热处理还须与结及邻近叠层兼容。若应力膜晚于所引退火沉积，它不可能造成该次退火的“记忆”。
失效模式
可能出现残余效应弱或空间不均、邻近器件受到非预期影响、去膜损伤，以及与其他热处理冲突。严重程度取决于真实集成，不能从不相关截面读出。
节点演进
应力工程会随晶体管几何改变。某种平面或鳍器件中有效的方法，其保留效应与集成顺序不能自动外推到另一架构。
相关工艺
SMT 应与永久保留的应力衬垫区分，也应与讨论光刻图形转移的图形记忆区分。
参考来源
State of the Art and Future Perspectives in Advanced CMOS Technology
H. Radamson, Huilong Zhu, Zhenhua Wu, Xiaobin He, Hongxiao Lin, Jinbiao Liu et al. · Nanomaterials
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379