技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
40nm BSI CMOS图像传感器金属三层互连集成：工艺流原理与器件物理
在完整流程中的角色 在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属三（MET3）互连集成模块在多层级金属化堆叠中占据关键位置 A2。当流程到达该模块时，晶圆已先后完成光电二极管形成、像素晶体管制造以及为像素阵列和外围电路布线的较低层金属互连层 A2。MET3模块接收的晶圆表面已完成
40nm背照式CMOS图像传感器低光学透明层集成工艺流程：原理、机制与集成逻辑
在整个流程中的角色 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器中，下层光学透明层（LOCL）在背面硅表面与上层光学堆栈之间充当关键的光学和结构界面A2。LOCL工艺模块位于背面工艺流程中减薄之后、彩色滤光片之前的部分A1。上游，它接收一个经过减薄的硅衬底，其有源光电二极管区已通过前段工艺（FE
14nm FinFET浅沟槽隔离凹槽集成：工艺流程原理与机制深度解析
在完整工艺流程中的角色 在14nm FinFET技术节点，浅槽隔离（STI）凹槽模块在更广泛的14nm FinFET工艺流程图中占据着独特的关键位置T1。STI结构本身作为相邻有源器件之间的基本隔离方案，通过向硅衬底蚀刻沟槽并填充介电材料，取代了较旧的硅局部氧化（LOCOS）方法T1。凹槽特征是一种额外的几何细化——在
14nm FinFET侧壁隔离层集成工艺流程：原理、机制与模块依赖关系
在完整工艺流程中的角色 在14nm FinFET工艺中，侧壁间隔层模块占据了栅极图形化与源/漏（S/D）外延生长之间的关键节点 P3。当14nm FinFET工艺流程进入间隔层模块时，器件已完成鳍的形成、浅槽隔离（STI）、高k/金属栅极（HKMG）叠层沉积、栅极图形化以及轻掺杂漏极（LDD）注入 P3。间隔层模块必须
14nm FinFET浅沟槽隔离工艺流程：集成原理、物理机制与模块依赖关系
在整个流程中的角色 在14nm FinFET工艺中，浅槽隔离（STI）模块占据着基础性地位：它是首个将图案化硅衬底转变为器件就绪拓扑结构的主要结构模块P3。在前序环节，STI模块接收的晶圆已经通过了鳍图案化步骤——该步骤采用自对准双重图案化（SADP）或类似技术，其中基于芯轴的间隔层定义了鳍间距，并且有源区布局已被转移
14nm FinFET嵌入式硅锗源漏集成：工艺流程原理与应变工程机制
在完整流程中的角色 在14纳米FinFET技术节点中，嵌入式硅锗（eSiGe）源漏模块是整个p型场效应晶体管（pFET）制造流程中性能最关键的集成序列之一P1。该模块接收来自上游步骤的部分完成的FinFET结构：硅鳍已经过图案化和成型，浅沟槽隔离（STI）已形成并回刻，栅极堆栈已沉积并图案化，沿栅极侧壁已定义第一间隔层
14nm FinFET 阱与沟道注入集成工艺流程：原理、机制与模块依赖性
在完整流程中的角色 阱和沟道注入集成模块在14nm FinFET工艺流程中处于一个关键节点，连接了鳍结构成形与栅极堆栈构建 P2。在浅槽隔离（STI）定义和鳍结构显露之后，必须对衬底进行电学配置，以在同一芯片上同时支持N型和P型器件 A1。该模块接收一个嵌入STI氧化物中、带有图形的硅鳍结构，其鳍结构几何形状已通过自对
14nm FinFET工艺流程：集成逻辑、器件物理与模块依赖关系
工艺流程图与范围 14nm FinFET 工艺流代表了半导体微缩进程中的一个决定性时刻：大规模量产的第二代三维晶体管，其鳍片架构从初始形态演变为密度更高、静电控制能力更强的器件P2。与平面 MOSFET 不同，14nm FinFET 将栅极包裹在薄硅鳍片的多个表面之上，实现了优越的沟道势垒控制，并抑制了在微缩栅长下本应
7nm FinFET 虚拟多晶硅开孔与平坦化工艺流程：集成原理、物理机制与模块依赖关系
在完整工艺流程中的角色 7nm FinFET 虚拟多晶硅开孔与平坦化（POP）模块位于后栅（RMG）集成方案的关键节点，连接前端晶体管结构形成与决定最终器件特性的栅极堆栈替换过程 P1。上游，该模块接收完全成型的虚拟栅极堆栈——包括虚拟栅介质、非晶硅或多晶硅虚拟栅电极及硬掩膜层——嵌入由接触刻蚀停止层（CESL）和层间
40nm BSI CMOS图像传感器上层光学透明层与微透镜集成：工艺流程原理与物理机制
在完整流程中的角色 40nm BSI CMOS图像传感器的上层光学透明层与微透镜集成模块位于背面光学堆叠的最顶部，作为外部光学世界与硅光电二极管阵列之间的最终接口 P3。在背照式(BSI)架构中，光线从减薄后的硅背面而非正面金属互连堆叠进入，这意味着光学层——彩色滤光片阵列、光学透明层和微透镜——必须沉积并图形化在读出
14nm FinFET替换金属栅极集成工艺流程：原理、机制与集成逻辑
在完整流程中的作用 替换金属栅极模块在14纳米FinFET工艺中占据核心位置，是前段工艺晶体管制造与中段工艺/后段工艺互连构建之间的桥梁P2。上游，该模块接收已完成的FinFET结构：伪多晶硅栅极已完成图形化，源漏外延区已生长，前金属介质叠层已沉积并平坦化至露出伪栅极顶表面T2。伪栅极（通常为非晶硅或多晶硅）作为牺牲占
7纳米FinFET浅沟槽隔离工艺流程：集成原理与器件物理
在完整流程中的作用 在7nm FinFET工艺流程中，浅沟槽隔离（STI）模块位于衬底制备和鳍片成型之间的关键位置P1。该模块接收一个已完成起始晶圆制备的硅衬底——包括表面清洁、初始对准槽口定义，以及任何必要的、为NMOS和PMOS区域建立基础掺杂轮廓的阱注入步骤T3。在此入口点，衬底必须化学纯净且晶体学完整，因为在沟