28纳米平面金属二层互连集成：工艺流原理与机制深度解析

在完整流程中的角色

28nm平面工艺金属二层（M2）互连集成模块在28nm平面CMOS工艺的后段工艺（BEOL）序列中占据关键位置。当晶圆进入M2模块时，前段工艺（FEOL）晶体管结构——包括根据平台类型采用的高k/金属栅极（HKMG）或多晶硅SiON栅叠层——已完全形成，接触模块也已建立硅沟道与下层互连叠层之间的电信号桥梁。28nm平面工艺流程图已制造出金属一层（M1）层，该层在接触插塞上方布设局部信号与电源轨。层间介质是沉积形成的介质层，用于将各层互连导线相互隔离 [T1]。

M2 模块接收的是 M1 抛光后形成的平坦化铜与介质表面。它自身最初的介质盖层沉积先保护这一表面，再构建下一层介质堆栈。随后，M2 形成通过通孔与下方导体相连的另一层布线。在更广泛的 28nm平面金属一层互连集成工艺流程 背景下，M2 作为首个缩距互连层，要求极为严格的光刻控制与介质集成。

在下游，M2模块必须提供一个平坦化、电隔离且机械结构稳定的表面，供28nm平面上层金属互连集成模块在其上构建。M2表面的质量——包括平坦度、介质完整性以及通孔对准精度——直接影响后续每个金属层的性能与可靠性。因此，M2模块将精细间距图形化、低k介质集成和双大马士革铜填充整合为一体。

入口状态与序列逻辑

上游依赖性

M1 化学机械抛光后，嵌入介质中的铜区域处于暴露状态。残留物、表面自然氧化和有机污染都会影响 M2 起始阶段所沉积盖层的附着。因此，相关的输入界面是抛光后的铜与介质表面，而不是已经完成的盖层。

盖层沉积前的表面准备处理残留物及暴露铜的化学状态。随后的盖层需要同时附着于铜和邻近介质，并为后续 TEOS 氧化物及低 k 生长提供相容表面。这个界面的质量同时影响扩散阻挡能力与机械完整性。

M2 NDC沉积集成原则

氮掺杂碳（NDC）薄膜是通过在氮气物种存在下经等离子体或热激活反应分解含碳前驱体形成的，构建出包含 C–C、C–N 及少量 C–H 键的共价结合非晶网络。氮的引入改变了碳基体的电子结构和键合构型，形成致密且化学惰性的阻挡层，抑制铜向上方低 k 介质的外扩散。该 NDC 层起到铜扩散阻挡层和蚀刻停止层的作用，为后续 TEOS 氧化物缓冲层的沉积建立了化学兼容且机械稳定的界面。

介质盖层设计需要在阻挡完整性、机械行为与寄生电容之间权衡。更致密、富氮的薄膜通过提高扩散激活能提供针对铜原子迁移的有效动力学阻挡，但与较软的主体介质相比会引入较高的介电常数。这种在扩散阻挡能力与线间电容控制之间的权衡，是 M2 介质叠层中的核心集成考量。

物理与化学机制

低k介质沉积

在完成NDC盖层和中间TEOS氧化物缓冲层的沉积后，接着生长主体SiCOH低k介质。采用铜互连的低介电常数（low-k）层间介质材料展现出显著的操作优势 [P2]。SiCOH通过将二氧化硅网格中的部分Si–O键替换为有机Si–CH3甲基基团来对其进行改性。这些甲基基团占据物理体积并降低介质网络的极化率，从而将相对介电常数降低至低于传统SiO2的水平。降低介电常数可有效减小紧密排列的M2铜导线之间的线间电容，直接抑制RC信号传输延迟。

在PECVD过程中，有机硅烷前驱体在高频射频等离子体中裂解，产生活性物种并在衬底上冷凝形成SiCOH网络。调节前驱体流量比、射频功率和衬底温度可决定碳浓度、网络密度和机械模量。尽管更高的碳含量能降低介电常数，但同时也会降低机械强度，并增加图形化过程中对等离子体氧化的敏感性。

双大马士革图形化

该28nm平面模块中的图形化顺序采用沟槽优先金属硬掩模（TFMHM）集成方案。在此架构中，首先通过光刻和蚀刻将金属二层沟槽图案定义在顶层的金属硬掩模叠层中，随后进行平坦化、通孔光刻以及双大马士革介质蚀刻。在进行通孔光刻定义通孔开口之前，旋涂有机底层（SOC）填充已开口的沟槽硬掩模窗口并平坦化表面。随后的等离子体蚀刻将通孔穿过低k介质叠层向下转移至盖层，随后将沟槽图案蚀刻至上层主体介质中。

用于蚀刻SiCOH的氟基等离子体化学（如氟碳化合物与载气混合物）将硅转化为挥发性SiF4物种，同时将碳作为CO和CO2副产物去除。要实现针对下层硬掩模和NDC蚀刻停止层的高选择性，需要精确控制离子轰击的方向性以及侧壁上的聚合物钝化。离子方向性不足会导致通孔侧壁出现弓形轮廓，从而增加寄生电容并增加阻挡层沉积难度；而过度的物理溅射则可能侵蚀NDC盖层并损伤下方M1线路。

铜阻挡层、种子层与填充

双大马士革蚀刻完成后，打开的沟槽和通孔内会衬上一层难熔扩散阻挡层叠层——通常为通过物理气相沉积（PVD）沉积的氮化钽/钽（TaN/Ta）。TaN/Ta阻挡层可防止铜原子迁移进入SiCOH低k介质，避免电场诱导的漏电。随后在阻挡层上方溅射一层连续的薄铜种子层，为后续电镀提供导电通路。

铜间隙填充采用含有有机添加剂（加速剂、抑制剂和整平剂）的电化学镀（ECP）工艺。超保形“自下而上”的填充由加速剂添加剂在狭窄通孔和沟槽底部的优先积聚驱动，与场区相比显著提升了局部镀铜速率。这种机制有助于减少中心接缝或键孔空洞的形成，确保了低导线电阻和高电迁移抗性。

CMP平坦化

化学机械抛光（CMP）已成为半导体器件制造中实现全局平坦化最关键的工艺之一 [P5]。在M2模块中，CMP去除了场区多余的铜过剩层和TaN/Ta阻挡层，将独立的铜导线与通孔隔离在SiCOH介质网格内。CMP工艺结合了浆料中的化学氧化与络合反应以及抛光垫微凸体与亚微米磨料颗粒的机械研磨。

图形密度与特征宽度会影响局部抛光行为。密集图形区可能出现铜与介质表面的侵蚀，而较宽的铜特征容易产生低于周围介质的凹陷。适当的版图密度管理，包括在合适位置使用虚拟填充，可以减小波动，但不能保证最终表面完全均匀。

界面与失效传播

M1 抛光表面与 M2 盖层界面

M1 抛光后的铜／介质表面与新沉积的 M2 NDC 盖层之间，是一个关键的结构边界。污染、氧化或弱键合可能在热应力或机械应力下促成剥离。这一界面的缺陷会损害后续互连电阻表现与可靠性。

SiCOH与蚀刻停止层界面

在通孔蚀刻过程中，等离子体工艺必须可靠地停止在M2 NDC层上，而不能穿透至下方的M1铜线。蚀刻选择性不足会侵蚀NDC盖层，使M1铜暴露于等离子体环境中并导致铜溅射或氧化，从而增加通孔接触电阻。相反，在最终通孔打开步骤中NDC清除不彻底会在通孔底部留下介质残留物，严重损害电接触完整性。

低k介质等离子体损伤

在双大马士革蚀刻和光刻胶剥离步骤中，等离子体中的活性氧或氟自由基会从SiCOH侧壁萃取甲基（–CH3）基团，留下悬挂键并在暴露于大气时极易吸收水分。水分的吸收与亲水性OH基团的引入会因OH基团的高极化率而导致介电常数显著增加。这种沿着沟槽侧壁的局部损伤壳层会增加线间电容和漏电流，从而降低整体BEOL性能。

电迁移与应力迁移

在高电流密度运行条件下，流动传导电子的动量传递会驱动铜原子沿着晶界和界面发生定向迁移——这一现象被称为电迁移。由于顶部铜/NDC盖层界面通常是主导的快速扩散路径，因此铜与盖层之间强有力的界面粘附对于抑制空洞形核并延长器件使用寿命至关重要。此外，铜与柔性低k SiCOH基体之间的热膨胀不匹配会产生机械应力梯度，这可能在狭窄通孔内部诱发应力迁移空洞。

边缘放置误差与套刻

随着互连尺寸的缩减，受光学光刻套刻偏移和关键尺寸（CD）变化驱动的边缘放置误差（EPE）缩窄了工艺窗口。Via1相对于下层M1线或上层M2沟槽的错位会减小接触面积、提高通孔电阻，或导致向相邻未连接特征的电漏电。严格的套刻预算、校准的光学邻近效应修正（OPC）以及严密的规则约束对于确保良率至关重要。

操作真实模块

对于希望追踪28nm平面M2互连模块逐步物理实施过程的工程师和学生，现提供交互式流程序列。您可以在交互式流程中打开M2步骤205，以审查从最初的NDC盖层沉积到低k介质沉积、双大马士革光刻与蚀刻、金属阻挡层/种子层溅射、铜ECP以及最终CMP的详细制造序列。

这一顺序说明，清洗建立的表面状态需要一直保持到后续薄层沉积。相容操作的紧密集成可以减少再污染，但这份教学流程并不能证明某一种共享真空安排是通用的强制要求。

相关学习路径

为了全面理解28nm平面BEOL架构，请探索以下相邻模块指南：

• 28nm平面金属一层互连集成工艺流程 文章详细介绍了基础M1模块，建立了初始铜互连层以及构建M2所依赖的抛光后铜与介质表面。
• 28nm平面上层金属互连集成工艺流程 文章涵盖了M3及更厚的上层金属层，在这些层级中间距有所放宽，集成重点转向电源分配和焊盘鲁棒性。
• 综合性的 28nm平面工艺流程 文章提供了完整的制造概览，将FEOL晶体管形成、接触插塞和多层BEOL互连模块连接为一个统一的序列。

这些资源共同构成了一个完整的教育框架，涵盖局部接触、精细间距低k互连以及全局电源分配。

未来展望

虽然28nm平面节点仍在大规模生产中广泛应用，但于M2确立的低k介质与阻挡层集成概念持续指导着缩距互连工程。随着互连间距的收缩，管理介质损伤、界面阻挡层强度以及CMP差异仍然是核心所在。进一步的尺寸缩放引入了极低k构型与改进的阻挡叠层，以满足传输延迟与可靠性要求。