在完整流程中的角色
28nm平面工艺金属二层（M2）互连集成模块在28nm平面CMOS工艺的后段工艺（BEOL）序列中占据关键位置。当晶圆进入M2模块时，前段工艺（FEOL）晶体管结构——包括根据28nm平台类型的高k/金属栅极（HKMG）或多晶硅SiON栅叠层——已完全形成，接触模块也已建立硅沟道与互连叠层之间的首个电桥。28nm平面工艺流程图已制造出金属一层（M1）层，该层在接触插塞上方布设最低层级信号与电源互连。
因此，M2模块接收的是一个表面平坦化、顶部覆盖M1金属线及其上方的介质覆盖层的晶圆。M2模块的职责是在M1之上构建第二层铜互连，通过通孔结构将M1线相互连接并与更高金属层相连，同时在此过程中首次在众多28nm BEOL叠层中大规模应用低k介质材料。在更广泛的28nm金属二层互连集成背景下，M2作为首个“缩距互连层”——意味着它通常以比M1更严格的间距运行，需要更严格的光刻控制和更激进的介质工程处理。
在下游，M2模块必须提供一个平坦化、电隔离且机械强度高的表面，供28nm平面上层金属互连集成模块构建。M2表面的质量——其平坦度、介质完整性以及通孔与线的对准精度——直接限制了后续每个金属层的性能和可靠性。从这个意义上说，M2不仅仅是“另一个金属层”；它是28nm节点互连缩距挑战首次充分显现的层级，将精细间距、低k介质集成和双大马士革铜填充整合为一个连贯的模块。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
M2 NDC Deposition
在 28nm Planar Flow 中，“28nm Planar metal-two interconnect integration process flow”对应 M2 模块的第 205 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
入口状态与序列逻辑
上游依赖性
M2模块工艺始于M1模块完成化学机械抛光（CMP）之后，此时铜表面已全局平坦化，并覆盖着一层介质盖层，该盖层既作为化学阻挡层，又作为后续图形化的蚀刻停止层。该盖层的完整性至关重要：M1模块遗留的任何铜残留物或盖层剥离都会向上传播至M2介质叠层，导致电阻短路或粘附失效。
在M2介质沉积之前，晶圆表面必须彻底清洁，以去除颗粒物以及M1暴露铜表面再生的原生氧化物。此清洁步骤为后续的M2 NDC（氮化物-介质盖层）沉积奠定基线。M2 NDC沉积集成原则要求盖层与下方铜及上方低k介质均具有良好的粘附性，形成一个三层界面系统，其机械与化学兼容性决定了整个M2叠层的可靠性。
M2 NDC沉积集成原则
M2 NDC层同时承担多重功能：作为铜扩散阻挡层、通孔图形化蚀刻停止层，以及较硬的M1盖层与较软的低k介质之间的机械界面。M2 NDC的沉积必须在M1图形化及CMP留下的形貌上实现保形覆盖，这要求对前驱体化学物质及沉积参数进行精细控制。集成逻辑在于，NDC层中的任何针孔或不连续性都会为铜直接扩散进入低k介质开辟通道，从而降低介质完整性并增加漏电。
在28nm节点选择NDC材料，体现了扩散阻挡效果与介电常数之间的权衡。更致密、富硅的氮化物提供优异的阻挡性能，但会在M1和M2之间引入更高的寄生电容。相反，更富碳或富氧的NDC可降低电容，但可能损害阻挡质量。这一权衡是28nm M2模块集成的典型特征，必须在进入低k介质沉积步骤前予以解决。
物理与化学机制
低k介质沉积
28nm M2模块中使用的主要介质材料通常是掺碳氧化物，常称为SiCOH，通过等离子体增强化学气相沉积（PECVD）制备。SiCOH本质上是一个二氧化硅网络，其中部分Si-O键被Si-CH₃键取代，引入了有机甲基基团，从而降低材料的极化率，进而降低其介电常数。物理机制很简单：甲基基团占据了原本由更具极化性的Si-O-Si键所占据的空间，减少了响应外加电场的电偶极子密度。这直接降低了相邻M2铜线之间的线间电容，而线间电容是缩距条件下RC延迟的主导因素。
沉积化学涉及有机硅烷前驱体在等离子体环境中裂解，产生活性自由基，它们在晶圆表面冷凝形成SiCOH网络。含硅碎片与有机碎片的比例、等离子体激发状态以及衬底热条件共同决定了沉积薄膜的碳含量、孔隙率和机械模量。更高的碳含量和更高的孔隙率均能降低有效介电常数，但也会降低薄膜在后续蚀刻和剥离步骤中抵抗等离子体损伤的能力——这一权衡贯穿整个M2模块工艺流程。
双大马士革图形化
M2互连采用双大马士革架构形成，其中通孔（向下连接M1）和沟槽（形成M2线本身）均在SiCOH介质中图形化，然后进行一次铜填充。图形化顺序可采用“通孔优先”或“沟槽优先”的方式，但28nm平面工艺通常采用通孔优先方案，因为它简化了蚀刻停止层集成，并降低了沟槽底部蚀刻不均匀的风险。
SiCOH的蚀刻化学依赖于氟基等离子体，它能形成挥发性氟化硅副产物，同时以COₓ物种形式去除碳。挑战在于低k介质与用于定义图形的硬掩模和蚀刻停止层在化学性质上相似，因此实现高选择性需要精心的等离子体化学设计。通过蚀刻时施加的电偏压控制的离子轰击方向性，决定了通孔和沟槽侧壁的垂直度。方向性不足会导致弓形轮廓，增加寄生电容并损害铜填充；方向性过强则可能侵蚀下方的M1盖层，导致通孔与M1短路。
铜阻挡层、种子层与填充
图形化后，M2沟槽和通孔必须衬以扩散阻挡层——通常是钽基氮化物——随后通过物理气相沉积（PVD）沉积铜种子层。阻挡层防止铜扩散到SiCOH低k介质中，否则会导致介质漏电甚至灾难性的层间短路。种子层为后续的电化学镀铜（ECP）填充特征提供导电表面。
ECP中的填充机制依赖于铜在狭窄沟槽和通孔中的超保形沉积，由电镀液中有机添加剂驱动，这些添加剂在平坦表面和凹陷特征上对沉积产生差异化抑制。这种差异化抑制——通过加速剂、抑制剂和整平剂的相互作用控制——实现了自下而上的填充，避免特征中心出现空洞或接缝。M2铜填充中的任何空洞都会形成局部电荷集中点，加速电迁移失效，因此电镀液的化学质量以及镀前轮廓的几何形状都至关重要。
CMP平坦化
M2模块的最后一步是铜CMP，它去除场区域多余的铜过剩和阻挡层，仅将铜保留在图形化的沟槽和通孔内。CMP的物理机制结合了化学软化——通过浆料中的氧化和络合反应——与抛光垫和浆料颗粒的机械研磨。去除速率取决于局部机械力，而局部机械力又受局部图形密度控制：高密度区域遭受加速侵蚀，而低密度区域则容易发生凹陷。
为管理这种图形依赖性，28nm平台采用了覆盖设计规则和虚拟填充策略。在稀疏布局区域放置虚拟金属结构以均衡局部图形密度，确保CMP后的M2表面足够平坦，以支持后续M3光刻。没有足够的虚拟填充，低密度区域的凹陷会给M3曝光带来焦深挑战，而高密度区域的侵蚀则会减薄M2线并增加其电阻。
界面与失效传播
M1盖层与M2 NDC界面
M1介质盖层与M2 NDC层之间的界面是M2叠层中的第一个关键边界。如果M1盖层表面不清洁，或M2 NDC沉积导致粘附性差，则在后续的热循环或CMP过程中可能发生剥离。此界面的剥离表现为通孔电阻升高，严重时甚至导致M1到M2路径完全开路。失效传播方向是向上的：有缺陷的M1盖层会降低M2 NDC质量，进而损害SiCOH粘附性，最终危及整个M2叠层。
SiCOH与蚀刻停止层界面
SiCOH低k介质与NDC蚀刻停止层之间的界面是另一个易失效的边界。在通孔优先蚀刻过程中，等离子体必须精确停在NDC表面，而不得穿透至M1铜。如果蚀刻选择性不足——即蚀刻化学对NDC攻击过强——NDC会被减薄或击穿，使M1铜暴露于通孔预清洁步骤。这种暴露可能导致铜溅射或氧化，两者都会增加通孔接触电阻。相反，如果选择性过于偏向NDC，通孔轮廓可能会在底部形成“裙边”，减小有效通孔横截面积并增加局部电应力，从而加速电迁移。
低k介质等离子体损伤
M2模块中最隐蔽的失效模式之一是SiCOH低k介质的等离子体损伤。在双大马士革蚀刻及后续光刻胶剥离过程中，等离子体会破坏SiCOH中的Si-CH₃键，将其替换为Si-OH或Si-F键。这种化学改性增加了受损伤层的介电常数——有时接近未掺杂SiO₂的数值——并形成亲水表面吸收水分，进一步削弱绝缘能力。损伤集中在沟槽侧壁和通孔侧壁的薄壳层内，但其对线间电容和漏电的累积效应非常显著*（工程实践）*。由于受损层很薄且被铜/阻挡层堆叠覆盖，在线计量难以检测，通常仅在最终电测试中表现为良率损失。
电迁移与应力迁移
M2铜线，特别是那些承载高压电荷载流子通量的铜线，容易发生电迁移——即铜原子沿电子流方向逐渐漂移，由传导载流子向晶格原子的动量传递驱动。M2 NDC盖层在电迁移可靠性中起着关键作用，因为M2线顶部的铜-介质界面通常是扩散最快的路径。一个集成良好、与铜粘附性强的NDC层可以锚定此界面并延长电迁移寿命。相反，沉积不良或受等离子体损伤的NDC会形成弱界面，加速空洞形成和线路开路故障。
应力迁移——由铜与周围介质之间的热膨胀不匹配驱动——也可能在M2线中引起空洞，特别是在约束较少的宽线中。与SiO₂相比，SiCOH的机械模量较低意味着介质提供的机械约束较少，使得应力诱导空洞比使用更致密介质的旧技术节点更易发生。
边缘放置误差与套刻
M2模块对边缘放置误差（EPE）也很敏感，它源于光刻套刻误差与关键尺寸（CD）变化的组合。EPE直接决定可实现的最小金属间距，在28nm间距下，如果通孔相对于M2沟槽边缘错位，可能导致通孔与线短路。最小间距与EPE之间的关系遵循正比关系：更紧密的间距要求更低的EPE，任何套刻或CD变化的增加都会缩小工艺窗口。在M2模块中，EPE通过先进的光刻修正、蚀刻偏置调整以及通孔与线间距的设计规则约束相结合来控制。
操作真实模块
对于希望追踪28nm平面M2互连集成实际逐步序列的工程师和学生，有一个交互式流程可供使用，该流程按顺序引导用户完成每个工艺步骤，从最初的M1表面准备到最终的M2 CMP和检测。您可以在交互式流程中打开M2步骤205，探索详细的模块序列并了解每个步骤如何贡献于最终的M2互连结构。
交互式流程对于理解M2模块的顺序逻辑尤为宝贵——为什么NDC沉积必须在SiCOH沉积之前，为什么在通孔优先方案中通孔蚀刻必须在沟槽蚀刻之前，以及为什么阻挡层和种子层沉积必须与预清洁在同一集成真空环境中进行，以避免铜氧化。通过逐步操作，读者可以构建一个因果链的心智模型，将每个工艺操作与M2互连层最终的电气和可靠性性能联系起来。
相关学习路径
为全面理解28nm平面BEOL，读者应探索互连叠层中的相邻模块：
- 28nm平面金属一层互连集成工艺流程 文章涵盖了基础M1模块，该模块在接触插塞上方建立了第一个铜互连层，并定义了M2赖以构建的表面。理解M1至关重要，因为M2模块继承了M1的所有形貌和界面质量*（工程实践）*。
- 28nm平面上层金属互连集成工艺流程 文章将讨论扩展到M3及以上层级，彼时间距放宽，介质叠层变厚，重点从精细间距图形化转向低电阻电源布线和封装兼容性。
- 总括性的**28nm平面工艺流程** 文章提供了端到端的集成视角，展示了FEOL晶体管形成、接触模块和BEOL互连模块如何组合成一个连贯的制造序列。
这些文章共同构成一个分层知识结构：工艺流程文章提供自上而下的视角，M1解释第一互连层，M2（本文）解释第一个缩距低k互连层，而上层金属文章则解释向宽松间距电源及信号布线的转变。
未来展望
尽管28nm平面节点仍是大规模量产中的主力技术，但其M2模块确立的集成原则持续影响着更先进的节点。定义28nm SiCOH低k集成的介电常数、机械模量与等离子体损伤抗性之间的权衡——在20nm、16nm及以下节点持续存在且更为加剧。在更先进节点引入超低k（ULK）多孔介质使机械完整性挑战更为严峻，需要介质成分、孔隙密封和机械缓冲层方面的创新。
展望未来，业界也在探索背面供电架构，这可能从根本上重塑BEOL互连叠层。通过将电源布线移至晶圆背面，这些架构可以减轻前侧金属层（如M2）的电气负载压力，可能放宽电迁移约束并实现更进一步的间距缩放。然而，此类架构也引入了自身的集成挑战，包括高深宽比硅通孔形成和晶圆键合对准，这些都是活跃的研发领域。
最后，新型介质材料的出现——包括金属有机框架、气隙结构和自组装多孔薄膜——代表了低k介质工程的前沿。这些材料旨在使有效介电常数低于SiCOH所能达到的水平，但将其集成到量产规模的双大马士革工艺流程中仍是一个重大的工程挑战。28nm M2模块，凭借其充分表征的SiCOH和NDC叠层，可作为评估这些未来创新的基准参考架构。