技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
40nm BSI CMOS图像传感器第五层金属互连集成：工艺流程原理与集成逻辑
在完整流程中的角色 在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器中，第五层金属（MET5）互连模块位于正面互连堆叠顶部附近的关键位置 A2。该模块接收已完成下方金属层级（通常为第一层至第四层金属）及其相关通孔连接和层间介质（ILD）层的晶圆 T1。进入时，其表面由平坦化的介质堆叠构成，并暴露出下
40nm BSI CMOS图像传感器 ILD6集成：工艺流程原理与介电物理学
在完整流程中的作用 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，第六层金属间介质（ILD6）模块位于多层金属互连堆栈的上端附近，起到连接已完成的金属互连层与最终钝化层或焊盘架构的桥梁作用 T1。当晶圆进入该模块时，正面器件区域已完全形成：钉扎光电二极管、传输门、浮动扩散节点和源跟随晶
40nm BSI CMOS图像传感器背面晶圆减薄工艺流程：集成原理与物理机制
在完整流程中的角色 40纳米背照式（BSI）CMOS图像传感器代表了一代成像器件，其光电二极管阵列和读出电路分别位于减薄后的硅衬底的两个表面，并被像素侧与逻辑侧的晶圆键合界面隔开T1。在此架构中，背侧晶圆减薄模块——在此称为THIN模块工艺流程——是将键合晶圆对转化为功能性BSI结构的关键转变步骤A2。在此模块之前，传
14纳米FinFET栅极堆叠集成工艺流程：原理、机制与模块依赖关系
在完整工艺流中的角色 14nm 鳍式场效应晶体管（FinFET）代次的栅堆叠集成模块在14nm 鳍式场效应晶体管代次的整体工艺流中占据着关键位置，介于前段工艺（FEOL）结构成形与完成晶体管的源/漏工程之间 P3。当栅极（GATE）模块接收到晶圆时，硅鳍已经过图形化与凹陷处理，阱区和沟道注入已定义了衬底掺杂分布，间隔层
7nm FinFET 起始晶圆与衬底制备：集成原理、器件物理与工艺流
在完整流程中的角色 晶圆起始与衬底准备（WFR）模块是整个 7nm FinFET 工艺流 P1 的基础入口点。在进行任何鳍片图形化、栅极堆栈形成或源/漏外延之前，晶圆必须经过选择、清洗，并具备精确的晶向、掺杂剂类型和表面状态 T1。WFR 模块接收裸硅晶圆（通常是体硅晶圆或绝缘体上硅（SOI）衬底），并必须提供一个无污
14nm FinFET接触沟槽集成工艺流程：物理原理、机制与模块依赖性
在整个流程中的作用 14nm接触孔沟槽集成模块在整体FinFET制造流程中占据关键的过渡位置，连接前段工艺晶体管形成与第一层金属化互连P3。上游，此模块接收已完全形成的FinFET器件结构：通过侧壁图形转移技术形成的鳍片、采用高k/金属栅极层完成的替代金属栅极结构、通过原位掺杂生长的外延源/漏区，以及在这些外延表面上形
14纳米FinFET起始晶圆与衬底制备：集成逻辑、物理与工艺基础
完整流程中的角色 14nm FinFET 的起始晶圆和衬底制备模块——通常称为 WFR（晶圆起始）模块——是整个14nm FinFET 工艺流程中的第一个工艺模块 P3。它没有上游模块的输入；它是整个流程的起点 （工程实践）。它向下游输出的是一种化学洁净、晶体学均匀且电学性质经过调节的硅衬底，所有后续的前段工艺（FEO
28nm平面接触孔形成工艺流程：集成原理、机制与模块依赖关系
在完整流程中的角色 在 28nm 平面工艺流中，接触孔形成模块占据着关键位置：它连接了前段工艺的晶体管结构与后段工艺的金属互连堆叠 P1。当工艺流程进行到该模块时，硅衬底上已包含完全形成的、带有硅化镍 (NiSi) 接触表面的源/漏结、栅电极——对于低功耗变体是 多晶硅/SiON，对于通过替代金属栅整合构建的高k/金属
7纳米FinFET接触孔集成工艺流程：原理、机制与模块依赖关系
在完整流程中的角色 7nm FinFET接触通孔集成模块在整个工艺流程中处于关键位置：它连接了前段工艺（FEOL）晶体管制造与中段/后段工艺（MOL/BEOL）互连结构 P1。当晶圆进入该模块时，替代金属栅极（RMG）工艺已完成高k/金属栅极（HKMG）叠层，源/漏（S/D）外延已完成，并且在暴露的S/D区域上已形成硅
7nm FinFET替代金属栅极集成工艺流程：原理、机制与集成逻辑
在完整流程中的角色 在7nm FinFET工艺流程中，替代金属栅极（RMG）模块是一个决定性的结构转变，它将临时的多晶硅伪栅极转换为最终的高k/金属栅极（HKMG）堆叠P3。上游，该模块接收已完全成型的晶体管骨架：在绝缘体上硅（SOI）或体衬底上形成图案的鳍式结构、生长并掺杂的源/漏外延区、定义并图形化的多晶硅伪栅极、
28nm平面再分布通孔与铝焊盘集成：工艺流程原理与集成逻辑
在整个流程中的角色 28纳米平面重布线通孔与铝焊盘集成模块位于后段工艺（BEOL）序列末端的关键位置 T2。在此阶段，晶圆已完成完整的铜互连堆叠——从第一金属层开始，经过28纳米平面上层金属互连集成工艺流程——该模块的任务是在最终铜互连与外部可访问的铝焊盘之间搭建桥梁 T1。这一桥梁功能至关重要，因为上层铜层虽然适用于
40nm BSI CMOS图像传感器单通孔集成：工艺流原理与器件物理
在完整流程中的角色 在40nm背面照明（BSI）CMOS图像传感器工艺流程中，通孔一（V1）集成模块作为晶体管级前段工艺（FEOL）器件与多层金属互连堆叠之间的首个垂直互连桥梁，实现像素读出和外围电路布线 P3。在第一层层间介质（ILD1）沉积并平坦化覆盖像素和外围晶体管的栅极结构及源漏接触之后，V1模块必须通过该介质