14nm FinFET预览

器件背景与集成逻辑

在 14 nm FinFET 工艺流程中，M2 Cu CMP 步骤用于去除在 M2 Cu 电镀填充过程中沉积的过量铜，并恢复一个全局平坦的表面，以满足后续 BEOL 图形化及刻蚀控制的要求 [P2]。Damascene 集成方案在 M2 沟槽/通孔内部以及介质上方的场区同时沉积铜，而 CMP 是唯一具备量产可行性的技术，能够在保持镶嵌互连几何形貌的同时选择性去除这些多余金属 [P3]。在该工艺背景下，M2 Cu CMP 必须停止在下方 Ta/TaN 衬垫堆栈上或其附近，因为该衬垫定义了 M2 导体的电学与扩散边界，并作为抛光终止界面 [P1]。通过实现低凹陷（dishing）和低侵蚀（erosion）的平坦 Cu 表面，该步骤直接为后续的 M1 表面回蚀工艺创造条件，而该工艺的均匀性在很大程度上依赖于暴露的 M2 铜线高度与平坦度 [P2]。

物理与化学机理