14nm FinFET

在 14nm FinFET 节点，直接光刻技术无法实现物理密度缩放所需的亚 30nm 鳍片节距，因此必须采用多重曝光方案，例如自对准双重曝光（SADP）[P3][A1]。前序工艺步骤在体硅衬底上建立了由衬垫氧化层（pad oxide）、衬垫氮化层（pad nitride）和阻挡氧化层（stop oxide）组成的保护堆叠 [P2]。本步骤中沉积的非晶硅（a-Si）硬掩膜层充当临时的牺牲心轴层，并将通过后续的 CSOH、SiON 和鳍片心轴（FNM）光刻步骤进行图案化（工程实践）。a-Si 层旨在接收高保真度的光刻胶图案和间隔层沉积，并最终将其转化为超高密度的垂直鳍片几何结构，同时最大限度地降低线边缘粗糙度（LER），以优化静电栅极控制并抑制短沟道效应 [P1][P2]。

• [高] 局部结晶（晶粒形成）：如果沉积温度超过结晶阈值，或者后续的热工序提供了过大的热预算，非晶硅（a-Si）薄膜会发生局部相变，转变为晶体相 [P1][T2]。这种结晶会引入晶界，与非晶基体相比，晶界表现出不同的刻蚀速率，从而在后续的图形转移步骤中导致严重的线边缘粗糙度（LER）和线宽粗糙度（LWR）[P2][T3]。
• [中] 薄膜应力过大及分层：沉积过程中过高的 RF 功率或不当的前驱体稀释比例可能导致 a-Si 薄膜产生极高的压应力或拉应力 [T3]。由于薄膜沉积在停止氧化层上，过高的机械应力可能会超过 a-Si/氧化物界面的附着强度，导致剥离、分层或晶圆翘曲，进而影响下游光刻工艺的焦深（DOF）[P2][T3]。
• [中] 氢气析出与微孔洞：低温 PECVD 工艺制备的 a-Si 通常会在非晶网络中结合大量的氢 [P2] （工程实践）。在流程中后续的高温处理步骤中，这些被捕获的氢气可能会析出，导致气泡形成、局部薄膜起泡或微孔洞，从而在下游刻蚀步骤中降低硬掩模的图形保真度 [P2][T3]。