14nm FinFET预览

扩散、迁移，并随后形核，形成缺乏长程结晶序的非晶硅网络 [P2][T2]。与多晶硅沉积相比，保持较低的衬底温度可通过限制表面吸附原子的迁移率并防止热结晶来保持非晶状态 [P1][T2]。等离子体或前驱气流中氢的存在可以钝化生长膜中的悬空键，从而改变薄膜的密度、折射率和化学刻蚀阻抗 [P2]。

选择 a-Si 是因为它相对于二氧化硅和氮化硅硬掩膜具有卓越的干法刻蚀选择比，这在将图案各向异性转移至下方的阻挡氧化层和衬垫层时至关重要 [T3][A1]。这种台阶覆盖率和刻蚀速率行为可以通过调节沉积腔室压力、前驱体流量比和等离子体 RF 功率来调制 [P2]。较高的 RF 功率或衬底温度会增强物种的动能，推动薄膜致密化，但存在结晶为多晶硅的风险，或引发可能导致晶圆翘曲的热应力 [P2][T2]。与 PECVD SiN 或 PEALD Oxide 硬掩膜不同，a-Si 可以使用碱性湿法溶液或高选择性基团辅助干法刻蚀进行高选择性去除，且不会损伤相邻的间隔介质，使其成为 SADP 工艺流程中理想的牺牲心轴 [P1][P3]。

在 14nm FinFET 节点，对鳍片宽度变化的控制极其严格，因为这些变化会直接影响阈值电压和驱动电流的均匀性 [P1][T1]。多晶硅硬掩膜中存在的任何晶界都会在干法刻蚀过程中将局部线边缘粗糙度（LER）转移到底层鳍片上 [P2][A1]。a-Si 硬掩膜的非晶特性消除了这些由晶界引起的边缘不规则性，确保了原子级平滑的硬掩膜侧壁 [P2]（工程实践）。这种各向同性的平滑度对于减轻局部电场集中以及防止密集阵列中短沟道效应抑制的差异至关重要 [P1][T1]。