7nm FinFET预览

器件背景与集成动因

Fin Recess Etch 在阱区形成及高热预算退火之后引入，用于精确定义硅鳍片相对于 STI 介电层的最终凸出高度，该高度直接决定 FinFET 架构中被栅极包覆的有效沟道高度 [P2]。由于 FinFET 的静电控制依赖于三维栅极周长，任何鳍片高度的变化都会转化为阈值电压和驱动电流的波动，因此该步骤对器件均匀性和性能至关重要 [P2]。将 Fin Recess Etch 放置在阱区退火之后，可以避免若在高温处理前改变鳍片几何形貌而可能引起的掺杂再分布或应力松弛 [A3]。从集成角度看，该步骤为后续厚栅氧生长和假栅沉积准备了受控的硅鳍表面和 STI 顶部形貌，这两道工艺都要求鳍片高度均一且等离子体诱导损伤最小，以确保介电层的共形生长和稳定的界面态 [P1]。该回刻还保证随后在 STI 区域上形成的栅叠层具有更低的有效高度，从而提高机械稳定性并降低栅极塌陷风险，这与 [A2] 中描述的 STI 高度工程概念一致。