7nm FinFET

器件背景与集成逻辑

Pad Oxidation Pre Clean 步骤紧接在 Starting Wafer 之后引入，其目的是在 STI 模块中进行热垫氧化层形成之前，建立一个在化学上洁净、在电子性质上明确定义的硅表面 [T1]。在该工艺节点，硅表面可能存在本征氧化层、吸附的碳氢化合物、金属污染物以及弱键合的表面态，这些缺陷源于晶圆制造、搬运及环境暴露，都会扰乱后续氧化动力学和界面质量 [T1]。由于下一步是垫氧化层生长，该层直接定义 Si/SiO₂ 界面，并将在后续经历多次热循环以及来自氮化硅硬掩膜的机械应力，因此该预清洗步骤的作用在于将表面重置为可重复的化学参考状态 [P3]。从集成逻辑上看，实现均匀的垫氧化层对于控制 STI 沟槽刻蚀深度、氮化硅硬掩膜的应力传递以及沟槽拐角圆化行为至关重要，使得该预清洗成为保证下游 STI 工艺保真度的基础使能步骤 [P1]。

物理与化学机理

• [High] 本征氧化层残留持续存在：本征硅氧化层未能完全溶解，会残留斑块状氧化区域，在垫氧化层生长过程中局部改变氧化动力学，导致 Si/SiO₂ 界面厚度不均，并由于硅过量或氧不平衡而引起界面陷阱密度升高 [T1][P4]。
• [High] 金属污染引入：在前清洗过程中未被充分络合并去除的残余金属离子，可能在生长中的 Si/SiO₂ 界面处偏析，形成固定电荷和深能级陷阱，从而引起阈值电压漂移并劣化 FinFET 器件的亚阈值摆幅 [T1]。
• [Medium] 硅表面粗化：过于激进的氧化层去除化学体系可能刻蚀进入硅晶格，增加原子尺度的表面粗糙度，该粗糙度随后会转移到鳍侧壁，增强表面粗糙散射并降低载流子迁移率 [T1]。
• [Medium] 氢终止不稳定性：前清洗后若延迟时间过长或表面化学控制不当，可能导致氢终止硅表面过早再氧化或去钝化，在垫氧化层生长前重新引入不可控的成核位点（工程实践）。