7nm FinFET

在浅沟槽隔离（STI）模块中，垫氧化层（Pad Oxide）生长步骤作为裸硅衬底与后续氮化硅（SiN）硬掩模沉积之间的关键机械和化学中介层 [T1]。在预清洗工艺之后，裸露的硅片表面极易受到工艺诱导的损伤 [A1]。在STI工艺过程中，SiN薄膜作为后续硅沟槽刻蚀的坚固掩模 [P2]。然而，SiN薄膜具有极高的本征张应力，若直接沉积在裸硅衬底上，将会产生大量的晶体缺陷 [T1]。因此，通过热生长形成垫氧化层，以作为应力缓冲层，从而避免氮化膜开裂，并防止底层硅中产生应力诱导的位错 [P2]。

垫氧化层通常通过热氧化工艺形成，即氧扩散穿过正在生长的氧化层，并在Si/SiO₂界面处与硅原子发生反应 [T1]。这种扩散受限的反应动力学遵循经典的Deal-Grove模型 （工程实践）。由于氧化过程会消耗初始衬底的一薄层，它将界面向原始体硅内部推进，从而产生具有低电荷密度的优质Si/SiO₂界面 [T1]。此外，在氧化所使用的高温下，非晶态SiO₂网络表现出粘弹性流动特性 [T1]。这种粘弹性至关重要，因为它允许氧化层发生微小形变，以适应晶格失配并吸收由上方SiN层施加的机械应力 [A1]。

• [高] 应力诱导的有源区缺陷：如果焊盘氧化层（pad oxide）生长过薄，则无法作为高应力 SiN 硬掩模与硅衬底之间的有效应力缓冲层 [P2]。这种未缓冲的机械应力会传播到有源硅区域，改变局部能带结构并降低载流子迁移率 [A1]。在极端应力梯度下，这可能导致鳍片本体内不可逆晶体位错的形核（工程实践）。
• [中] 因底切导致的硬掩模图案坍塌：过厚的焊盘氧化层在随后的湿法预清洗和氧化层凹槽（oxide recess）步骤中会成为一种负担，因为它容易受到各向同性刻蚀的影响（工程实践）。由于上层的 SiN 薄膜在作为硅刻蚀掩模的同时依赖焊盘氧化层进行物理附着 [P2]，因此焊盘氧化层中较深的横向底切可能导致细间距硬掩模结构在沟槽刻蚀前发生机械剥离或坍塌（工程实践）。
• [中] 界面电荷污染：次优的热氧化条件可能导致键合终止不完全，从而在 Si/SiO₂ 边界处产生高密度的固定电荷和界面陷阱 [T1]。如果在后续工艺流程中发生残留损伤或氧化层去除不完全的情况，这些固定电荷会与沟道发生静电相互作用，从而可能导致平带电压漂移，并干扰精确的有效功函数调制 [P1]。