技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
14nm FinFET 鳍片凹槽集成工艺流程：原理、机理与模块依赖性
在完整流程中的作用 14nm FinFET 鳍片凹槽模块在整体14nm FinFET 工艺流程图中占据关键位置，位于浅槽隔离（STI）平坦化与栅极堆叠及源漏结构形成之间 A1。在密集鳍片被图形化后——通常采用自对准双重图形化（SADP）或自对准四重图形化（SAQP）——鳍片间的沟槽填充氧化物电介质，通过化学机械抛光（C
28nm平面栅极堆叠集成工艺流程：原理、机制与集成逻辑
在完整流程中的角色 28nm平面栅极堆叠集成是整个 28nm平面工艺流 中最关键的模块之一，位于沟道工程与源漏形成之间 P1。上游，该模块接收已完成阱形成、沟道注入和阈值电压调整注入的晶圆 A1。硅表面通常由一层牺牲或垫层氧化物保护，该氧化物在先前的离子注入步骤中起到屏蔽作用，并在清洗操作中充当保护屏障 T1。栅极堆叠
40nm BSI CMOS图像传感器第二层金属互连集成：工艺流程原理与器件物理
在整个流程中的角色 在40nm背照式CMOS图像传感器的正面金属化序列中，金属二（MET2）互连模块处在一个关键节点，其输入为已图案化的金属一层及其上方的层间介质叠层A2。在此阶段，晶圆已完成晶体管制造、钉扎光电二极管(PPD)集成以及第一层金属图案化——所有这些工艺定义了传感器的光敏和读出电路基础P2。MET2模块必
7纳米FinFET金属一层互连集成：工艺流程原理与ESL沉积机理
在完整流程中的作用 在7nm FinFET技术节点中，金属一（M1）互连模块在工艺架构中占据关键地位：它是连接前段工艺（FEOL）晶体管结构与后段工艺（BEOL）互连堆叠的第一个金属布线层级 P1。上游，M1模块接收已完成替换金属栅极（RMG）晶体管、中段工艺（MOL）接触和金属零（M0）局部互连的全流程晶圆 A2。下
40nm背照式CMOS图像传感器栅极堆叠集成：工艺流程原理与器件物理
在完整流程中的作用 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器工艺中，栅极堆栈模块位于前段器件成型与后续自对准注入步骤之间的关键节点P1。上游，该模块接收已完成浅沟槽隔离（STI）、阱注入和栅介质层的晶圆P2。栅氧化层——或双栅氧化层（当不同器件类型需要多种氧化层厚度时）——必须在多晶硅沉积开
28nm 平面器件源漏集成工艺流程：原理、机制与集成逻辑
在完整流程中的角色 28nm平面逻辑工艺中的源漏（SD）模块位于前段工艺（FEOL）序列的关键位置 P2。它接收已经历过阱/沟道注入、扩展（也称轻掺杂漏极或LDD）注入以及第一次侧墙形成工艺的结构——所有这些步骤定义了沟道掺杂轮廓和初始栅极边缘架构 T1。SD模块的职责是完成晶体管的终端区域：形成深源/漏结，引入适当的
28nm平面金属一层互连集成：工艺流程原理与集成逻辑
在完整工艺流中的角色 在28nm平面工艺技术节点中，金属一层（M1）互连模块在后段工艺（BEOL）序列中占据着关键位置：它是首个直接通过硅化物源漏和栅极接触与前段工艺（FEOL）器件结构相连的金属层 P1。在完整的28nm平面工艺流中，M1模块接收已完成晶体管形成的晶圆——包括高k/金属栅极叠层工程、源漏注入、激活退火
7nm FinFET金属零层互连集成：工艺流原理、ESL沉积机理与模块依赖性
在整个流程中的角色 金属零层（M0）互连模块位于7纳米FinFET工艺流中的一个关键连接点，它桥接了中段工艺（MOL）接触结构与第一个常规后段工艺（BEOL）金属层 P2。当M0模块接收到晶圆时，前段工艺（FEOL）晶体管——鳍结构形成、高k/金属栅极（HKMG）替换栅极工艺以及源/漏外延——已经完成，并且接触模块已通
40nm背照式CMOS图像传感器第四层介质层集成：工艺流程原理与器件物理
在完整流程中的角色 在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器（CIS）中，第四层内层介电层（ILD4）模块作为后段工艺（BEOL）互连堆叠中第三金属层（M3）与第四金属层（M4）之间的介电隔离桥梁 T1。上游，该模块接收一个已完成化学机械抛光（CMP）平坦化的M3互连层，金属形貌已被整平，并
40nm 背照式CMOS图像传感器零层金属互连集成：工艺流程、机理及集成逻辑
在完整流程中的角色 在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属零层（MET0）互连模块占据关键位置：它是连接器件级接触结构到上层路由网络的第一金属化层P3。上游，MET0接收已完成前段工艺（FEOL）器件制造——包括光电二极管、传输栅极和外围晶体管——且接触孔已填充并通过化学机
40nm背照式CMOS图像传感器第二层间介质集成：工艺流程原理与物理机制
在完整流程中的角色 在40nm背照式（BSI）CMOS图像传感器中，第二层间介质（ILD2）模块位于40nm BSI CMOS图像传感器工艺流的关键位置，连接第一层金属化与第二层互连堆叠P1。当金属一层完成图形化并对其底层的第一层间介质（ILD1）进行平坦化后，晶圆进入ILD2模块T1。该模块必须提供连续、无空洞的介质
40nm BSI CMOS图像传感器三通集成：工艺流原理与器件物理
在完整流程中的角色 在40nm背照式（BSI）CMOS图像传感器工艺流中，第三通孔（V3）集成模块在第二层与第三层金属互连层之间占据着关键的层间连接位置P1。CMOS图像传感器架构要求由钉扎光电二极管（PPD）收集的光生信号，通过多层金属化叠层传输至外围读出电路，而V3模块正是该信号路径中必不可少的垂直导通结构之一P2