物理气相沉积(PVD)让材料从凝聚态源出发,在低压环境中传输到晶圆并形成薄膜。溅射是其中一种方法:高能离子撞击固态靶材,经动量传递击出原子;蒸发则采用不同的源材料气化机制 。本文重点解释溅射。薄膜成分、附着力和覆盖率取决于源、输运及晶圆表面条件,不能只凭方法名称保证结果。
PVD 的金属薄膜背景
7nm FinFET 流程总览包含栅金属薄膜、金属填充及互连阻挡/种子层沉积。下方截面展示这些薄膜在堆叠中的位置。步骤名称没有注明溅射,钨填充也不能被称作已证实的溅射填充。总览只提供集成语境;把 PVD 分配给具体步骤前,需要另核工艺来源。更广义的 PVD 家族见另一篇 PVD 综述。
7nm 流程截面仅展示金属薄膜位置。步骤名称不能证明溅射,钨填充方法也未注明。
Process map · 流程地图
物理与机制
PVD 包括溅射与蒸发。溅射通过离子动量击出靶原子;蒸发向源材料供能,使其气化。两种方法都让气相材料到达表面并形成薄膜,源、输运和表面条件决定到达物种 。不能从薄膜名称反推具体方法。
溅射过程中,放电产生的离子抵达靶材,把动量传给表面附近的原子。部分原子离开靶面,经过气体或真空抵达晶圆并凝结。到达表面的通量取决于靶材、离子轰击、散射及源与晶圆之间的几何。磁控结构可以把电子约束在靶面附近以维持放电,但不能使所有溅射膜都同样保形或纯净。
到达通量通常具有方向性。凸起边缘可能先截获原子,使窄特征的底部或侧壁覆盖不足。散射或离化能改变分布,但覆盖率须针对真实几何核验。合金膜也未必精确复现靶材成分,因为不同组分的溅射产额、输运和再溅射可能不同。反应溅射引入气体参与化合物成膜,靶面状态改变时沉积响应也可能改变。
工艺原理
- 先确认真实方法:“金属沉积”或“阻挡/种子层沉积”只表明薄膜作用,不证明采用溅射。
- 追踪源与输运:靶材成分、击出和散射共同影响抵达通量 。
- 检查覆盖与界面:方向性可能让深处表面镀覆不足;洁净度与成核影响成膜结果。
- 区分衬层与填充:薄的 PVD 阻挡层或种子层可以为后续另一种填充方法准备表面,两步不能混同。
挑战与失效模式
到达通量不均可能使特征底部衬层变薄,口部过度覆盖则可能缩窄开口。反应性靶面的状态变化可能改变速率或成分。应力、污染与颗粒也是可能的风险,但其方向和程度取决于具体工艺与薄膜。单凭截面不能断言这些失效已发生。
节点演进
特征变窄后,依赖方向性通量进行完整填充会更加困难。PVD 仍可能承担一些薄金属、阻挡或种子层的职责,保形镀覆或大体积填充则可由其他方法完成。选择取决于材料与几何要求,不存在覆盖整个节点的固定规则。
展望
核心集成问题仍是:到达通量能否在真实表面形成所需薄膜,同时保持界面与邻近层的完整。流程里出现材料名称,只是分析的起点。
参考来源
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379