引言
物理气相沉积（PVD）是一种薄膜沉积技术，其中固态源材料（通常称为靶材）在真空环境中通过物理方式转化为原子或分子蒸汽，经低压气相传输，并在基板表面凝聚形成薄膜 。与依赖基板表面化学反应产生沉积材料的化学气相沉积（CVD）不同，PVD主要由物理过程主导：蒸发或溅射、蒸汽传输、吸附和表面扩散 。标准PVD过程中几乎不发生化学反应，反应溅射是显著的例外，其中有意引入反应气体以形成化合物薄膜 。
PVD在半导体制造中占据关键地位，因为它具有无与伦比的通用性，可以沉积金属、合金以及某些难以或无法通过CVD方法沉积的化合物 。历史上，PVD一直是金属化步骤的主力——沉积铝、钛、钽、氮化钛和铜籽晶层——而CVD由于卓越的保形性而更受青睐用于电介质和硅基薄膜 。PVD系列包括两种主要技术：蒸发，其中固体或熔融源被加热直至汽化；以及溅射沉积，其中等离子体中产生的高能离子轰击靶材并通过动量传递将靶原子弹出 。如今，溅射是主导的PVD技术，尽管蒸发仍用于特定应用 。
PVD在半导体制造中的重要性源于其几个固有优势 。与CVD相比，PVD提供更低的沉积温度，减少了涂层与基板之间的热应力——这一优势在沉积于温度敏感结构上时尤为宝贵 。该技术还提供了出色的成分控制，因为溅射薄膜的化学计量与靶材紧密结合，使得在大面积晶圆上生长多元素化合物成为可能 。此外，PVD在极低压力下运行，最大限度地减少了气相碰撞和污染，从而产生高纯度和强附着力的薄膜 。有关沉积作为一类工艺的更广泛概述，请参阅半导体制造中沉积的物理原理与机制 。
物理原理与机制
溅射：动量传递与离子-固体相互作用
基于溅射的PVD的基本物理原理始于等离子体的产生，通常通过将惰性气体（如氩气）引入真空室并在两个电极之间施加高电压来实现 。施加的电场加速自由电子，与中性气体原子碰撞并使其电离，从而维持等离子体放电 。带正电的离子——主要是Ar⁺——被加速向带负电的靶材（阴极）运动，并以通常为几十到几百电子伏特的动能轰击靶材表面 。
当高能离子撞击靶材表面时，它穿透几个原子层，并通过碰撞级联将动量传递给靶原子 。如果传递的能量超过靶原子的表面结合能，该原子就会从表面被弹出——这一过程由离子-固体相互作用的线性碰撞级联理论所主导 。每个入射离子弹射出的原子数称为溅射产额，取决于离子种类、离子能量、靶材材料和入射角 。被弹射出的原子具有几到几十电子伏特量级的动能，通过低压气相移向基板 。
磁控溅射是最广泛使用的变体，它在靶材表面附近引入磁场，将电子限制在螺旋轨迹中，显著增加其路径长度，从而大大提高工作气体的电离概率 。这种限制提高了等离子体密度和溅射速率，同时能够在较低压力和电压下维持稳定放电，进而减少了薄膜污染和对基板的热负荷 。
蒸发：热汽化
在基于蒸发的PVD中，源材料在高真空室中加热——初始泵至低于10⁻⁵托的压力——直到其蒸气压足以使原子流抵达基板 。历史上使用钨丝进行电阻加热很常见，但电子束（e-beam）加热已因其能达到更高温度、适应更广泛的材料以及避免金属丝污染而成为微电子领域的首选方法 。蒸发原子以视线轨迹行进，动能低于溅射原子，通常导致薄膜密度和附着力不如溅射薄膜 。蒸发提供了更高的沉积速率，使其适用于对形态要求不严格的较厚薄膜和涂层 。
吸附、表面扩散与薄膜生长
无论原子是通过溅射还是蒸发到达，随后的薄膜生长机制都遵循一个共同的表面事件序列：吸附、表面扩散、成核和聚结 。当原子撞击基板时，它可能反射（脱附）或粘附，这取决于粘附系数，该系数受原子动能、基板温度和表面化学性质的影响 。吸附的原子——称为吸附原子——随后通过热激活扩散跳跃在表面迁移，寻找能量更低的位置，如扭折、台阶或晶界 。
新吸附原子的到达速率与其表面扩散长度之间的竞争决定了薄膜形态 。如果吸附原子有足够的时间和迁移率在下个原子层到达之前找到低能位点，则薄膜以逐层（Frank–van der Merwe）模式生长 。如果扩散受限——由于基板温度低、到达速率高或活化势垒高——吸附原子会聚集成三维岛（Volmer–Weber生长），导致颗粒状、多孔的薄膜 。Ehrlich–Schwoebel势垒是吸附原子跨越台阶边缘的额外能量势垒，通过促进丘状形成，在极端情况下促进纳米棒或柱状生长，进一步影响形态 。
生长的动力学蒙特卡罗建模
吸附、扩散和成核的随机性使得动力学蒙特卡罗（kMC）建模成为预测PVD薄膜形态的强大工具 。在kMC框架中，沉积表面被表示为晶格，每个可能的事件——在晶格位点的吸附、向邻近位点的扩散跳跃或脱附——都基于涉及活化能势垒和尝试频率的阿伦尼乌斯型表达式赋予速率 。系统通过求解瞬态主方程随时间演化：
$$\frac{\partial p_j(t)}{\partial t} = \sum_{i \ne j} p_i(t) T_{ij} - \sum_{i \ne j} p_j(t) T_{ji}$$
其中 $p_j(t)$ 是系统在时间 $t$ 处于状态 $j$ 的概率，$T_{ij}$ 是从状态 $i$ 到状态 $j$ 的跃迁速率 。该框架将基于过渡态理论和统计力学的原子物理与宏观薄膜特性联系起来，能够根据工艺条件预测成核密度、表面粗糙度和生长模式转变 。关于沉积速率如何与这些动力学相互作用的更多见解，读者可查阅关于速率基本原理的专门讨论 。
工艺原理
压力与气相传输
PVD腔室中的工作气体压力直接控制溅射或蒸发原子从靶材到基板传输过程中经历的气相碰撞次数 。在非常低的压力下，原子以近弹道（视线）轨迹行进，以高动能和强方向性到达基板 。这促进了致密的薄膜生长和良好的附着力，但加剧了非平面形貌上的台阶覆盖问题，因为阴影区域接收到的通量很少或没有 。随着压力增加，碰撞使原子通量热化，降低了到达能量和角度方向性；这可以改善高深宽比特征的侧壁覆盖，但也可能导致较低的薄膜密度和增加气体掺入 。因此，保形性与薄膜密度之间的权衡从根本上由压力控制 。
基板温度与吸附原子迁移率
基板温度通过阿伦尼乌斯关系控制吸附原子的表面扩散：较高的温度提供吸附原子克服扩散活化势垒所需的热能，增加其扩散长度，并促进更光滑、更致密、晶粒更大的薄膜 。相反，较低的基板温度限制了吸附原子的迁移率，有利于岛状成核和细晶粒、柱状或非晶微观结构 。在半导体制造中，热预算限制——尤其是在具有浅结或温度敏感层的器件上——通常限制了最高基板温度，从而在薄膜质量与器件完整性之间产生了根本性的矛盾 。
离子能量与轰击效应
在溅射PVD中，轰击靶材（决定溅射产额）和基板（影响薄膜致密化）的离子能量是关键参数 。靶材上较高的离子能量会增加溅射速率和弹出原子的动能 。在基板上，高能粒子轰击——通常通过施加基板偏压增强——压实生长中的薄膜，致密化晶界，并改善附着力，但过度的轰击会引入压应力、再溅射已沉积的材料，并可能损坏底层器件结构 。这种效应的方向性意味着，增加离子轰击能量会单调地增加薄膜密度和应力，直到某个阈值，之后缺陷产生和应力相关的失效将占主导 。
磁场配置
在磁控溅射中，靶材上方的磁场分布决定了等离子体约束区域、靶材的侵蚀轮廓以及到达基板的原子通量的均匀性 。精心设计的磁场通过将电子限制在环形跑道中，最大限度地提高了电离效率和靶材利用率，但这也会产生不均匀的侵蚀模式 。工艺工程师平衡磁场强度和几何形状，以优化沉积速率、整个晶圆上的厚度均匀性和靶材寿命之间的权衡 。
入射通量的角度分布
到达基板的原子通量的角度分布是图案化晶圆上台阶覆盖的关键参数 。使用蒙特卡罗模拟研究表明，入射通量更宽的角度分布可在三维特征周围提供更保形的涂层，而窄的、高度定向的通量会产生自阴影和较差的侧壁覆盖 。这一原理对于钝化层沉积和其他保形性关键步骤尤其重要，尽管PVD固有的定向性质意味着它通常无法达到CVD或原子层沉积（ALD）实现的保形性 。
挑战与失效模式
台阶覆盖与阴影效应
由于PVD在气相碰撞极少发生的极低压力下运行，原子通量以强方向性到达基板，产生视线沉积 。在平坦表面上这是有利的，但在图案化形貌上——通孔、沟槽和接触孔——凸起的特征会遮蔽相邻的侧壁和底部，导致台阶覆盖差、特征肩部变薄，甚至在高深宽比结构的开口处发生夹断 。这是PVD的一个基本几何限制，仅靠工艺调整无法完全克服，这也是在先进节点上用CVD或ALD补充或替代PVD以实现保形覆盖的主要原因 。
内应力与薄膜开裂
溅射沉积过程中的高能轰击会压实生长中的薄膜并产生内应力——在磁控溅射中通常是压应力 。虽然适度的压应力可以改善薄膜附着力并抵抗裂纹扩展，但过度的应力会导致薄膜分层、晶圆翘曲，在极端情况下还会导致底层脆性介电层断裂 。应力状态由原子锤击（与离子能量和通量成正比）和热应力（来自沉积温度冷却过程中薄膜与基板之间的热膨胀系数失配）之间的平衡决定 。因此，工艺工程师必须在一个狭窄的窗口内操作，使薄膜足够致密且附着良好，同时不超过器件叠层的应力容限 。
再溅射与成分偏差
在反应溅射或沉积合金时，不同的组成元素具有不同的溅射产额和粘附系数，导致靶材与沉积薄膜之间的成分偏移 。此外，基板上的高能离子轰击可以再溅射先前沉积的原子，较轻的元素被优先去除，进一步偏离化学计量 。这种效应对于复杂氧化物沉积尤其成问题，因为精确的化学计量控制对于铁电性或压电性等功能特性至关重要 。
污染与纯度
尽管PVD中的真空环境最大限度地减少了气相污染，但杂质来源仍然存在 。在电子束蒸发中，来自熔融源材料的污染物颗粒可能被弹出并掺入薄膜，降低纯度 。在溅射中，靶材纯度、背景气体成分和腔室壁放气都会导致薄膜污染 。残余的氧或水分可以在沉积过程中与活性金属（例如，钛、钽）反应，形成不希望的氧化物相，从而降低电导率和阻挡性能 。
等离子体监测与工艺控制
PVD中等离子体状态的实时监测对于保持薄膜一致性至关重要，然而传统的等离子体探针是侵入式的——它们会扰动等离子体，并本身被沉积过程覆盖，最终改变其诊断响应 。平面多极共振探针（pMRP）代表了一种新兴的解决方案，通过将传感器放置在等离子体对面的基板侧，利用电磁场穿透介电基板的能力，在无需直接暴露的情况下“通过晶圆”监测等离子体参数 。然而，这种方法仅在有限的等离子体和涂层系统中得到验证，其对高导电性涂层或厚介电层的适用性仍不确定 。
技术节点演进
28 nm 节点及更早
在28 nm平面CMOS节点及更早，PVD是沉积金属互连、阻挡层和籽晶层的主要方法 。钛和氮化钛阻挡层、用于铜金属化的钽和氮化钽阻挡层以及铝基互连都是通过溅射沉积的 。这些节点上相对较大的特征尺寸意味着PVD的台阶覆盖限制是可管理的，而其高沉积速率和成分控制是决定性的优势 。溅射沉积的薄膜为典型28 nm技术的接触孔和通孔几何形状提供了足够的保形性，这些薄膜的内应力由器件叠层的机械鲁棒性来适应 。28nm平面工艺流体现了PVD金属化在成熟平面技术中的集成 。
14 nm FinFET 节点
向14 nm FinFET技术的过渡引入了三维晶体管架构，其鳍片具有显著更高的深宽比，互连间距更紧密 。这种几何形状的变化放大了PVD的台阶覆盖挑战：对于平面结构足够的方向性通量在鳍片侧壁和狭窄间隙中产生了严重的阴影效应 。因此，PVD开始被提供卓越保形性的基于CVD的阻挡层和籽晶沉积工艺所补充 。尽管如此，PVD在平面金属化层、焊盘金属化以及某些其高沉积速率和低热预算仍然具有优势的应用中保留了作用 。14nm FinFET工艺流说明了PVD步骤如何与CVD和ALD在混合沉积集成方案中共存 。
7 nm 及更先进节点
在7 nm及先进节点，互连尺寸缩减至亚20 nm间距已将PVD推至其基本极限 。PVD的弹道、定向性质使其在先进FinFET和全环绕栅极（GAA）结构的狭窄、高深宽比特征中越来越难以实现均匀覆盖 。对于阻挡层和籽晶层，原子层沉积和CVD因在原子尺度上具有卓越的保形性和厚度控制，已在很大程度上取代了PVD 。然而，PVD继续服务于封装相关的金属化——特别是在为倒装芯片互连形成凸点下金属化（UBM）层时，其快速的沉积速度、强附着力和广泛的材料范围得到了利用 。7nm FinFET工艺流展示了PVD与其他沉积技术之间这种不断演变的劳动分工 。
与此同时，对先进PVD变体的研究——例如高功率脉冲磁控溅射（HiPIMS）——旨在提高电离分数，并产生更具能量和方向性的金属离子通量，以改善高深宽比特征的侧壁覆盖 。此外，通过氧化物分子束外延（MBE）——一种PVD变体——将功能性复杂氧化物集成到硅片上，仍然是超越CMOS应用的活跃研究领域，尽管MBE的低生长速率和高昂成本限制了其可扩展性 。作为互补视角，低压化学气相沉积和等离子体增强化学气相沉积的演进显示了化学方法如何崛起以填补PVD在先进节点无法解决的空白 。
相关工艺
PVD并非孤立运行；它与半导体制造流程中的相邻工艺步骤紧密集成 。在PVD金属化之前，表面必须通过清洗进行准备——通常通过溅射蚀刻或阴极清洗，其中电压极性反转以用离子轰击基板，去除原生氧化物和污染物，确保后续沉积薄膜的强附着力 。在PVD阻挡层和籽晶层沉积之后，通常使用电镀或电化学沉积来填充铜互连的大部分，因为仅凭PVD无法满足窄沟槽所需的保形性和间隙填充 。
PVD还与CVD和ALD在混合集成方案中相互作用 。例如，溅射沉积的籽晶层之后可能接着ALD沉积的阻挡层，以实现附着力和保形性 。类似地，在先进封装中，PVD沉积的UBM层作为扩散阻挡层和焊料凸点的润湿层，其质量直接影响后续回流焊和底部填充工艺的可靠性 。化学气相沉积系列工艺——包括金属有机化学气相沉积——通常根据集成方案中特定的材料、特征几何形状和热预算限制，与PVD互补或竞争 。
在薄膜制造的更广泛背景下，可流动化学气相沉积和无电沉积代表了解决特定空白的额外替代方案——例如高深宽比电介质中的间隙填充或选择性金属沉积——其中PVD或常规CVD都不是最优的 。
未来展望
PVD在半导体制造中的未来由两种分化趋势塑造 。一方面，晶体管和互连尺寸的持续缩小有利于提供原子级厚度控制和卓越保形性的化学沉积方法（CVD， ALD）。另一方面，PVD在速度、材料多功能性和附着力方面保留了不可替代的优势，确保其在封装、互连金属化和新兴应用（如功能氧化物集成）中的持续相关性 。
几个研究方向有望扩展PVD的实用性 。先进的离子化PVD技术，包括HiPIMS和调制脉冲功率磁控溅射，旨在增加沉积通量中的金属离子分数，从而在更低的基板温度下实现更好的定向覆盖和更致密的薄膜 。原位等离子体监测工具，如pMRP，为实时工艺控制提供了途径，这可以提高薄膜一致性并减少与缺陷相关的良率损失 。PVD与化学气相沉积在混合方案中的结合——其中PVD提供初始籽晶或粘附层，CVD或ALD提供保形填充——代表了一种实用的集成策略，利用了每种技术的优势 。
对于硅上的功能氧化物集成，氧化物MBE和脉冲激光沉积（PLD）——两者都是PVD变体——仍然是研究前沿，特别是对于利用铁电、磁或电光特性的超越CMOS器件 。挑战在于将这些实验室规模的技术扩展到工业晶圆尺寸，同时保持器件功能所需的纳米级精度和外延质量 。随着半导体行业走向异构集成和三维封装，PVD的角色可能越来越多地转向互连和封装金属化，其基本物理原理——动量驱动的原子传输和高能表面凝聚——仍然是化学替代方法无法比拟的 。