引言
等离子体增强化学气相沉积（PECVD）是一种薄膜沉积技术，它通过引入等离子体源为反应气体提供额外能量，从而能够在远低于纯热CVD工艺所需的衬底温度下形成薄膜，进而增强了传统的化学气相沉积（CVD）技术 。在标准CVD中，在衬底表面产生固态薄膜的化学反应完全由热能驱动，这需要极高的衬底温度——对于许多介电薄膜而言，通常超过600°C 。PECVD通过使用电激励气体等离子体来产生反应性自由基和离子，从而降低了表面反应的活化能，使得在能与后段金属化和对温度敏感的器件结构兼容的温度下沉积高质量薄膜成为可能 。
PECVD在半导体制造中的重要性源于一个基本的热预算约束 。例如，在晶圆上完成铝金属化图形化后，所有后续工艺温度必须保持在约450°C以下，因为铝的熔点为660°C 。虽然低压化学气相沉积（LPCVD）和常压化学气相沉积（APCVD）可以在较低温度下运行，但由于表面反应速率的阿伦尼乌斯依赖性，沉积速率会随着温度降低而呈指数下降，并且薄膜质量会恶化——薄膜变得多孔且容易吸收水分 。PECVD通过将反应活化与衬底温度解耦来解决这一难题：等离子体提供解离前驱体并驱动表面化学所需的能量，而衬底则可以保持在能保护下层结构的适中温度 。
为了更好地理解PECVD如何融入更广泛的化学气相沉积技术家族，有必要认识到PECVD与其他CVD方法共享相同的基本气相输运和表面反应框架，但增加了一个非热能源，这从根本上改变了反应动力学和薄膜性质 。这种非平衡特性既是PECVD最大的优势（实现低温加工），也是其与薄膜成分、应力和等离子体诱导损伤相关的独特挑战的来源 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
RF Plasma
在 40nm BSI CMOS Image Sensor 中，“plasma enhanced chemical vapor deposition (PECVD)”对应 BKPAS 模块的第 306 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
物理原理与机制
等离子体产生与物种形成
PECVD过程始于等离子体的产生，通常通过在低压气体环境中，在两个平行板电极之间施加射频（RF）电场（常见频率为13.56 MHz）来维持 。当电场超过气体的击穿阈值时，自由电子被振荡电场加速，并与中性气体分子碰撞 （工程实践）。这些电子碰撞碰撞使原子和分子电离，产生额外的电子和正离子，从而维持放电 。等离子体中的电子温度通常在2–5 eV量级，这足以通过电子碰撞电离和解离反应解离大多数前驱体分子 。
等离子体包含复杂的物种混合物：高能电子、正负离子、中性自由基、激发态原子和分子以及光子 。其中，中性自由基——如原子氢（H*）、原子氧（O*）和原子氮（N*）——是形成薄膜的表面化学的主要驱动力，因为它们具有化学反应活性但呈电中性，能够自由扩散到衬底表面而不会被鞘层电场加速 。相比之下，离子通过等离子体鞘层加速，并以由鞘层电位决定的能量到达衬底，通过轰击有助于薄膜致密化，但也对下层材料构成物理损伤的风险 。
表面反应动力学
一旦活性物种到达衬底表面，薄膜生长通过一系列步骤进行：自由基在表面位点上的吸附、吸附原子的表面扩散、化学键的形成以及挥发性副产物的解吸 。在传统的热CVD中，这些步骤受阿伦尼乌斯型温度依赖关系支配——较高的温度增加了吸附原子的迁移率和反应速率，从而产生更致密、更结晶的薄膜 。在PECVD中，等离子体产生的自由基在到达表面前已部分解离，这降低了表面反应的活化能垒，使得薄膜形成温度远低于热CVD所需的温度 。
这一机制解释了为什么PECVD能够沉积那些在低温下通过热CVD不可能或不切实际形成的材料 。例如，二氧化硅（SiO₂）和氮化硅（Si₃N₄）薄膜，传统上需要高于700°C的温度才能达到可接受的质量，而在PECVD中，可以在200–350°C下以合理的沉积速率和薄膜性能进行沉积 。其代价是，等离子体环境的非平衡特性可能导致不期望的物种——例如来自硅烷基前驱体的氢或不完全反应的副产物——掺入到生长的薄膜中，从而影响其密度、应力和电学性质 。
鞘层物理与离子轰击
PECVD物理的一个关键方面是等离子体鞘层——体等离子体与其接触的任何表面之间的薄边界层 。由于电子的迁移率远高于离子，它们最初离开等离子体的速度更快，使得表面相对于体等离子体带负电 。这在鞘层中产生了一个自洽电场，将正离子加速向衬底并排斥电子 。衬底处的离子轰击能量由鞘层电位决定，而鞘层电位取决于等离子体密度、电子温度以及任何外部施加的偏压 。
离子轰击扮演着双重角色：它通过压实吸附原子和断裂弱键来致密化生长的薄膜，但过高的离子能量会导致物理溅射、下层材料的晶格损伤以及栅极电介质中的电荷俘获 。因此，通过等离子体功率、压力和衬底偏压来控制离子能量的能力，对于在最小化损伤的同时优化薄膜质量至关重要 。
工艺原理
压力与平均自由程
腔室压力直接影响气相物种的平均自由程，进而影响气相反应速率和到达衬底的物种的能量分布 （工程实践）。在较低压力下，平均自由程增加，减少了气相碰撞频率，使自由基能够以较小的衰减到达衬底 。这倾向于改善薄膜均匀性并减少气相颗粒形成 。然而，过低的压力会降低等离子体密度和自由基产生速率，从而降低沉积速率 。在较高压力下，气相反应变得更加普遍，这可能导致粉末形成以及由于掺入颗粒污染物而导致的薄膜质量差 。最佳压力范围需平衡自由基产生效率与气相反应抑制 。
射频功率与等离子体密度
增加射频功率会提高等离子体中的电子密度，从而增加电子碰撞解离的速率，进而增加到达衬底的自由基通量 。方向性地看，更高的功率由于增强了自由基供应和更高能的离子轰击而提高了沉积速率和薄膜密度 。然而，过高的功率可能导致不期望的效应：气相聚合、对敏感层的离子损伤增加以及晶圆上的非均匀等离子体分布 。脉冲等离子体操作已被开发出来，作为一种在保持高自由基通量的同时降低平均离子轰击能量的方法，从而能够更好地控制薄膜成分和微观结构 。
衬底温度
尽管与热CVD相比，PECVD显著降低了所需的沉积温度，但衬底温度仍然起着重要作用 。较高的衬底温度增加了吸附原子的表面迁移率，从而改善了薄膜密度，减少了氢的掺入，并促进了更好的台阶覆盖 。温度还影响着前驱体在表面上的冷凝与解吸之间的平衡——温度过低会使得挥发性副产物被困在薄膜中，而温度过高则可能超过下层结构的热预算 。关键原理在于，温度和等离子体功率在某种程度上是可互换的能量来源：等离子体提供化学活化能，而衬底温度则控制最终薄膜的物理质量 。
气体流量与成分
前驱体气体的流量和比例决定了沉积薄膜的化学计量比和性质 。对于由硅烷（SiH₄）和氨气（NH₃）沉积的氮化硅，Si:N比由气体流量比控制，这进而影响薄膜应力、折射率和耐蚀刻性 。过量的含氢前驱体导致薄膜中掺入更多的氢，这可能会降低电学可靠性 。前驱体化学的选择也很重要：单源前驱体可以简化气相化学，但可能限制成分的可调性，而多前驱体系统则提供了灵活性，但代价是反应路径更为复杂 。
挑战与失效模式
薄膜应力与分层
PECVD中最持久的挑战之一是控制本征薄膜应力 。非平衡的沉积环境，加上离子轰击以及薄膜与衬底之间的热失配，可能会产生具有高拉伸或压缩应力的薄膜 。过高的拉伸应力会导致开裂，而过高的压缩应力则会导致分层或晶圆翘曲 。例如，在硬掩模应用中，无定形碳硬掩模由于过高的本征应力或附着力不足而发生的分层，可能会在后续蚀刻过程中导致灾难性的图形转移失败 。
氢掺入与薄膜孔隙率
由于许多PECVD前驱体（如硅烷、氨气和甲烷）是含氢物种，氢不可避免地会掺入到沉积的薄膜中，要么是作为Si–H、N–H或C–H键合的形式，要么是游离氢 。高氢含量会降低薄膜密度，增加孔隙率，并劣化电学和力学性能 。在无定形碳硬掩模中，高氢含量会导致多孔结构，机械强度不足，从而在蚀刻加工过程中引起线条弯曲或断裂 。在氮化硅钝化层中，氢可能迁移到相邻的晶体管界面，导致阈值电压偏移并降低器件可靠性 。
等离子体诱导损伤
PECVD过程中的离子轰击会损伤敏感的下层结构，特别是先进晶体管中的栅极电介质和沟道区域 。高能离子可以在栅极氧化物中产生电荷陷阱，在硅晶格中引起位移损伤，并在界面处诱导固定电荷 。这对于先进的FinFET和全环绕栅极（GAA）结构尤其成问题，在这些结构中，鳍片和沟道在沉积过程中直接暴露于等离子体 。远程等离子体配置已被开发出来，通过在空间上将等离子体产生区域与衬底分离，在维持自由基通量的同时减少离子轰击损伤 。
高深宽比特征中的保形性
随着器件几何形状变得更加三维化，在高深宽比沟槽和鳍片中实现保形台阶覆盖对PECVD而言变得越来越困难 。PECVD的连续流特性——前驱体暴露和等离子体激活同时发生——意味着自由基在深特征的开口处被优先消耗，导致在深沟槽中出现夹断和侧壁覆盖不良 。这一局限性推动了对等离子体增强原子层沉积（PEALD）在先进节点关键保形层中的采用，因为ALD的自限制表面化学从根本上确保了无论特征几何形状如何都能实现保形性 。
污染
在低温下运行的PECVD工艺容易受到来自腔室壁上吸附的残余水分和氧气或作为前驱体气体中杂质存在的污染的影响 。由于低的沉积温度不能提供足够的热能来解吸这些污染物，它们可能以高达几个原子百分比的浓度掺入到生长的薄膜中，从而显著改变薄膜性质 。这对于通过PECVD沉积的碳化硅薄膜来说是一个特别的挑战，因为即使是高纯度前驱体也可能产生具有显著氧污染的薄膜 。
技术节点演进
28nm节点与平面CMOS
在28nm技术节点，平面CMOS器件主要依赖PECVD进行层间介电层（ILD）和金属间介电层（IMD）的沉积，以及钝化层 。热预算约束由带有阻挡层的铜互连的存在所决定，要求所有金属化后的沉积温度低于约400°C 。PECVD二氧化硅和氮化硅薄膜满足了这些要求，同时为介电隔离和防潮功能提供了足够的薄膜质量 。 28nm平面工艺流代表了一代工艺，其中PECVD的低温能力已足够，并且由于其器件几何形状仍相对二维，其保形性限制是可管理的 。
14nm节点与FinFET过渡
在14nm节点向FinFET架构的过渡引入了三维鳍片结构，这对介电沉积提出了新的要求 。PECVD在实现鳍片侧壁的保形覆盖方面面临越来越大的挑战，并且对鳍片表面和栅极叠层的等离子体诱导损伤成为一个更严重的问题 。 14nm FinFET工艺流需要对等离子体条件进行更精心的工程化设计，包括采用脉冲等离子体和远程等离子体配置，以在维持沉积速率的同时最小化离子损伤 。由PECVD沉积的蚀刻停止层需要在适应复杂鳍片形貌的同时提供精确的蚀刻选择性——这些要求将传统PECVD的能力推向了极限 。
7nm节点及以下
在7nm及以下节点，PECVD用于关键保形层的局限性变得显著 。超过20:1的高深宽比特征，加上极其严格的热预算和损伤敏感性，推动了PECVD在许多需要原子级厚度控制和优异台阶覆盖的应用中被PEALD所取代 。 7nm FinFET工艺流展示了一代工艺，其中PEALD主导了关键介电层和蚀刻停止层的沉积，而PECVD仍用于要求较低的应用，如体ILD填充和最终钝化 。PECVD通过脉冲等离子体控制、多频激励和先进前驱体化学的创新不断发展，以在吞吐量优势超过保形性限制的领域保持其相关性 。
相关工艺
PECVD存在于一个更广泛的薄膜沉积技术生态系统中，每个技术都根据温度、保形性、吞吐量和薄膜质量之间的权衡占据着特定的生态位 。 低压化学气相沉积与PECVD共享气相化学框架，但完全依赖热能，以高得多的工艺温度为代价产生更高质量的薄膜 。 可流动化学气相沉积代表了一种针对高深宽比结构中无空洞间隙填充优化的变体，使用在固化前流入沟槽的液相前驱体 。
原子层沉积及其等离子体增强变体PEALD已成为先进节点中超薄保形薄膜的首选技术，利用自限制的顺序表面反应实现原子层厚度控制 。虽然ALD提供了卓越的保形性和厚度精度，但由于其基于周期的工艺，其吞吐量固有地低于PECVD，这使得这两种技术互补而非纯粹竞争 。 物理气相沉积技术如溅射则基于完全不同的原理——动量传递而非化学反应——主要用于金属和导体薄膜而非介电材料 。
PECVD也与集成流程中的相邻工艺步骤相关联 。 钝化层沉积经常使用PECVD氮化硅在完成的器件结构上提供机械保护和防潮屏障 。所沉积薄膜的应力、密度和氢含量直接影响器件可靠性，使得PECVD参数优化成为整体钝化策略的关键要素 。
未来展望
几个新兴趋势正在塑造PECVD技术的未来 。脉冲PECVD在时间上调制等离子体功率，以将自由基产生阶段与离子轰击阶段分离，从而能够更精细地控制薄膜成分和微观结构，同时减少等离子体损伤 。这种方法对于沉积具有定制性能的新材料尤为有前景，例如用于先进互连的低介电常数薄膜和用于机械柔性器件的应力工程化薄膜 。
远程等离子体配置正在被改进，以进一步将自由基产生与离子暴露解耦，使PECVD能够在保留其吞吐量优势的同时，接近PEALD的低损伤性能 。多频等离子体激励——将用于等离子体密度的高频功率与用于离子能量控制的低频功率相结合——提供了另一条独立调节自由基通量和轰击能量的途径 。
新型前驱体化学（包括金属有机和单源前驱体）的发展正在扩大可以通过PECVD在低温下沉积的材料范围 。环境方面的考虑也推动着研究向能耗更低、环境影响更小的绿色沉积工艺发展 。随着半导体器件继续缩小规模，并且GAA晶体管和3D堆叠器件等新架构的出现，PECVD将继续演进——在保持其在高通量介电沉积领域作用的同时，将最关键的保形性应用让位于基于ALD的技术 。