引言
钝化是半导体制造中概念最丰富、功能最关键的过程之一。其核心是指在半导体表面或界面上有意形成一个保护层或化学态，以抑制不利的物理、化学或电学相互作用。该术语涵盖了一系列极其广泛的应用——从保护成品芯片免受湿气和离子污染的最后介质密封层，到中和Si/SiO₂界面处悬空硅键的微观氢键合，再到新兴光伏材料中使用的缺陷配位策略。
在集成电路制造中，钝化服务于两个基本目的。首先，它在敏感的内部电路与严苛的外部环境之间充当物理和化学屏障，防止腐蚀、湿气侵入和可移动离子污染*（工程实践）*。其次，同样重要的是，它在电学上钝化表面和界面态，否则这些态会捕获载流子、降低晶体管性能并导致可靠性失效。正如《硅VLSI技术》所述，Si/SiO₂界面的界面陷阱密度是MOS器件性能的决定性参数，这些陷阱的氢钝化通常在制造过程的最末端进行，以确保它们保持电学非活性。
钝化的重要性随着每个技术节点的进步而增加*（工程实践）*。随着器件尺寸缩小，表面体积比增加，界面在器件中占比更大，缺陷引起的可变性裕度也随之减小。无论是在多晶硅栅电极、有源区定义，还是先进互连堆叠中，钝化策略都贯穿整个工艺流程。本文探讨了跨越半导体技术节点的钝化的物理机制、工艺原理、挑战和演进轨迹。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Trench Sidewall Passivation
在 40nm BSI CMOS Image Sensor 中，“passivation”对应 STI 模块的第 33 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
物理与机理
化学钝化：悬空键中和
硅技术中最基本的钝化机制是半导体表面和界面上不饱和或"悬空"键的化学中和。在完美的硅晶体中，每个硅原子与四个相邻原子共价键合。然而，在表面或界面上，周期性晶格终止，留下具有不完全满足价电子层的硅原子。这些三价硅缺陷（≡Si•）在带隙内产生能态，这些能态充当载流子陷阱，从而显著增加表面复合速度。
氢钝化通过形成Si-H键来解决这个问题，该键将缺陷能级移出带隙并使其电学非活性。该机理被认为是分子氢（H₂）通过SiO₂层扩散到Si/SiO₂界面，解离成原子氢，然后与三价硅缺陷键合。该反应是可逆的——在高温下，Si-H键会断裂，释放氢气并重新激活陷阱。这种可逆性决定了氢钝化在工艺流程后期进行，在所有高温步骤完成后。
更广泛的原理超越了硅的范围*（工程实践）*。在晶体硅太阳能电池中，界面钝化通过两种互补机制减少硅表面光生载流子的复合：有害表面缺陷（主要是悬空键）的化学钝化（通常使用氢），以及场效应钝化，后者通过介电层中的固定电荷改变表面附近电子和空穴的相对浓度。
场效应钝化：基于电荷的载流子排斥
场效应钝化基于不同的物理原理。它并非与缺陷化学键合，而是利用嵌入介电层中的固定电荷产生一个电场，将一种载流子类型从表面排斥开。例如，氧化铝（Al₂O₃）含有高密度的负固定电荷，这会在p型硅表面产生一个反型层，排斥电子并减少可用于复合的少数载流子浓度。
该机制受制于与MOS电容器物理相同的静电原理。MOS结构中的栅极电压通过氧化物电场调制半导体表面电势，导致能带弯曲，从而改变界面附近的载流子分布。在钝化中，固定电荷扮演着类似的角色——它使表面能带弯曲，将载流子浓度从最大化复合的值移开。
化合物和新兴材料中的缺陷钝化
在硅以外的材料中，钝化机制必须应对不同的缺陷类型。在碳化硅（SiC）中，界面态密度受到热氧化过程中碳相关残留物和原生氧化物形成的强烈限制。含氮钝化可以通过键合或电荷补偿机制稳定Si-C键合并降低界面陷阱密度。其原理是移除缺陷源（原生氧化物、碳团簇），然后引入一个可控的钝化层，以抑制再氧化和表面重构。
在卤化物钙钛矿太阳能电池中，缺陷钝化处理一类不同的问题：卤化物空位、欠配位铅离子和晶界陷阱。带有官能团（胺、硫醇、羧酸盐、膦酸盐）的路易斯碱分子与欠配位的Pb²⁺离子配位，减少了陷阱态。相反，路易斯酸或阳离子补偿卤化物空位并抑制离子迁移。这些策略降低了带隙内电子态的密度，从而增加了准费米能级分裂和光电压。
物理屏障钝化
第三种主要的钝化机制纯粹是物理性的：创建一个致密、气密的屏障，以阻挡湿气、可移动离子和污染物的进入。在传统CMOS中，氮化硅（Si₃N₄）是实现此目的的主力材料。通过等离子体增强化学气相沉积（PECVD）在与后段金属化工艺兼容的温度（通常≤450°C）下沉积，氮化物薄膜作为最终钝化层，密封成品芯片。薄膜的成分、应力、密度和氢含量均可通过沉积条件调节，这些性质直接决定了屏障的有效性。
在MEMS集成中，钝化层还承担释放掩模的额外角色。在后段CMOS-MEMS工艺中，氮化硅钝化层定义了哪些区域会暴露于气态氟化氢（vHF）刻蚀以实现结构释放。氮化物对SiO₂的刻蚀选择性至关重要——标准氮化硅在HF中会部分刻蚀并留下残留物，但增加硅含量（由较高折射率指示）可大大提高其耐受性。
工艺原理
沉积化学与薄膜成分
钝化膜的性质根本上由沉积化学决定。在PECVD氮化硅中，硅烷（SiH₄）和氨气（NH₃）的反应产生的薄膜很少是化学计量比的Si₃N₄ 。相反，它会结合大量氢——高达25个原子百分比——与硅和氮键合，通常表示为SiₓNᵧH_z 。氧气也可能作为杂质存在*（工程实践）*。这种氢含量影响薄膜密度、刻蚀速率、应力和介电常数，产生必须通过沉积参数（包括射频功率、气体流量比和腔室压力）进行优化的权衡。
方向性地，增加氮化物薄膜中的硅含量（通过调节硅烷与氨气的比例实现）会提高折射率并改善在基于HF的化学试剂中的抗刻蚀性。然而，过度富硅的薄膜可能因微观结构变化而表现出更高的应力、更低的介电强度或退化的防潮性能。工程师必须在刻蚀选择性、机械完整性和电性能之间取得平衡。
氢钝化退火
用于界面陷阱钝化的氢退火遵循特定的动力学原理。该过程通常建模为分子氢扩散到Si/SiO₂界面，随后解离并与≡Si•缺陷化学键合。退火遵循幂律时间依赖性，反映了该过程的扩散限制性质。关键的方向性关系包括：
- 温度升高 → 更快的氢扩散和更快的钝化，但如果温度超过稳定性阈值，Si-H键断裂的风险也会增加
- 退火时间增加 → 更大的陷阱钝化效果，遵循幂律关系，但回报递减
- 工艺顺序 → 过早进行退火会增加在后续高温步骤中重新激活陷阱的风险；过晚进行（在金属化之后）则限制了允许的最大温度
宽禁带半导体的界面工程
对于SiC栅极介质界面，工艺顺序至关重要。专利文献描述了一个工作流程，其中SiC表面在非氧化条件下被清洁（例如，氢预清洁），并且在任何暴露于氧化气氛之前形成钝化层。这可以防止原生氧化物再生长和碳团簇形成。钝化本身可能涉及在氨气或氮氧化物气氛中进行退火，这会在界面引入氮，以稳定Si-C键并降低悬空键密度。
方向性地，更严格的气氛控制（更低的氧分压、更短的空气暴露时间）能产生更低的界面态密度，但增加了设备复杂性和成本。工艺窗口随着允许的暴露温度降低而变窄——低于约50°C时，清洁后的表面反应活性足够低，以至于短时间的大气处理可能是容许的。
钝化层作为结构元件
在封装和互连应用中，钝化层充当结构性和刻蚀阻挡元件。一篇描述导电柱成型的专利展示了一种钝化层覆盖金属层侧壁如何在各向同性湿法刻蚀过程中防止横向侵蚀（底部切蚀）。方向性原理很直接：钝化层限制了刻蚀剂对金属表面的接触，因此增加钝化覆盖率和附着力强度直接减少了底部切蚀深度。然而，钝化层与金属之间附着力差会引入新的失效路径——在热循环过程中发生分层。
挑战与失效模式
界面陷阱再激活
氢钝化的一个根本弱点是其热可逆性。Si-H键在高温下会解离，释放氢气并重新激活界面陷阱。如果任何高温工艺步骤在钝化退火之后进行，则钝化效果会丧失。这限制了工艺集成顺序，并使得钝化退火成为流程中最后的热步骤之一。在先进节点中，额外的工艺步骤（例如源漏凹槽工程或外延生长）可能会引入与钝化稳定性竞争的热预算，从而使挑战加剧。
阻挡层中的针孔与缺陷
在物理屏障钝化中，针孔、微裂纹或应力引起的缺陷会损害气密密封。在后段CMOS-MEMS中，氮化硅钝化层中的缺陷允许vHF渗透并意外地刻蚀底层氧化物，导致良率损失。钝化层与底层BEOL堆叠之间的应力失配会加剧该问题，这可能在热循环过程中产生裂纹。失效模式是级联的：针孔允许刻蚀剂进入，刻蚀剂去除结构性氧化物，削弱金属堆叠，从而损害CMOS可靠性。
非均匀刻蚀与残留物形成
当钝化膜用作释放掩模时，成分的非均匀性会造成刻蚀抗性的空间变化。未针对HF选择性进行优化的标准氮化硅会变成"颗粒状、多孔结构，无法再作为释放掩模工作，并产生大量残留物"。这些残留物污染MEMS结构，并可能导致粘连——即释放的结构由于残余力而粘附到衬底上的灾难性失效。
新兴材料中的环境退化
在钙钛矿太阳能电池中，钝化面临一个性质上不同的挑战：钝化剂本身在工作条件下可能不稳定。湿气、氧气、热量和光照会降解钝化层或底层钙钛矿，重新生成缺陷。离子迁移——由卤化物空位的低激活能驱动——可以将缺陷从钝化位点运走，随着时间的推移抵消钝化效果。这些机制导致迟滞、效率衰减以及最终的器件失效。
先进节点中的工艺窗口收窄
随着技术节点缩小，对钝化非均匀性的容忍度降低*（工程实践）*。钝化开口必须与底层接触焊盘精确对准，并且薄膜必须在日益复杂的形貌上保持屏障完整性。先进节点中的单大马士革互连结构产生了高深宽比特征，这对共形钝化沉积提出了挑战，可能使侧壁区域保护不足。
技术节点演进
28nm及以上：成熟的钝化
在28nm节点及以上，钝化是一个相对成熟且理解透彻的工艺。28nm平面流程采用PECVD氮化硅作为最终钝化层，在铝或铜金属化完成后沉积。用于Si/SiO₂界面钝化的氢退火是标准做法，在金属化后且在金属堆叠的热预算约束内进行。主要挑战是防潮屏障完整性和可移动离子污染控制，两者均可通过成熟的沉积配方解决。
在这些节点上，界面钝化由SiO₂栅极介质主导，其中Si/SiO₂界面得到足够好的控制，氢退火可以将界面陷阱密度降低到可接受的水平。有源区定义和栅极堆叠形成依赖于热氧化，这固有地产生相对干净的界面。
14nm：FinFET过渡与新的界面挑战
向14nm FinFET的过渡引入了三维沟道几何结构，以多种方式使钝化复杂化。14nm FinFET流程需要能够共形覆盖鳍片侧壁并处理替代金属栅极结构复杂形貌的钝化策略。高k/金属栅极堆叠取代了SiO₂栅极介质，将界面钝化从Si/SiO₂系统转移到Si/高k界面，在那里不同的缺陷类型（氧空位、界面亚氧化物过渡）需要不同的钝化方法。
去耦等离子体氮化的引入与高k界面处的氮掺入相关，作为一种界面钝化形式，通过降低氧空位密度和提高阈值电压稳定性来发挥作用。后段钝化也面临更严格的约束：减小的间距和增加的金属层数要求更共形、无缺陷的钝化膜。
7nm及以下：多材料、多界面钝化
在7nm及以下，如7nm FinFET流程所示，钝化挑战成倍增加。大量的界面——高k/沟道、高k/金属栅极、金属/金属阻挡层、介电质/金属——每个都需要某种形式的钝化，这构成了一个集成难题。接触电阻工程要求钝化的源/漏界面，而光刻胶去除工艺不得损坏敏感的钝化层。
对于使用SiC的宽禁带功率器件，钝化挑战尤为严峻。由于碳残留物和亚氧化物形成，SiC/SiO₂界面固有地具有比Si/SiO₂更高的缺陷密度。如近期专利文献所述，先进的清洁和氮钝化工艺必须在非氧化条件下移除原生氧化物和碳团簇，并在任何再氧化发生之前在界面引入氮。
在MEMS领域，先进节点下的后段CMOS-MEMS单片集成要求标准钝化层承担双重职责：既是防潮屏障，又是用于vHF刻蚀的释放掩模。氮化物的硅含量必须针对刻蚀选择性进行优化，但此优化不得损害薄膜的主要屏障功能。
相关工艺
钝化并非孤立存在；它与多个相邻工艺步骤密切相关*（工程实践）*。表面清洁是界面钝化的直接前驱体——清洁表面的质量直接决定可实现的钝化质量，特别是对于SiC和其他宽禁带材料，在钝化有效之前必须移除残留的碳或原生氧化物。
成核层的沉积通常起到钝化邻近功能，在异质材料之间提供可控的界面。在栅极堆叠工程中，沟道与高k介质之间的界面层充当钝化层，其形成条件决定了氢退火随后必须解决的界面陷阱密度。
在后段，钝化与抗反射涂层工艺和光刻密切相关，因为钝化开口必须以高精度图案化。它也与封装工艺相连——钝化层定义了焊盘开口，其完整性直接影响引线键合和倒装芯片的可靠性。在工艺工具之间传输晶圆的前开式晶圆传送盒环境必须维持受控气氛，以防止钝化表面受污染。
未来展望
钝化的未来在于原子级精度和多功能集成。随着器件接近原子尺度，钝化必须从"毯式"工艺过渡到位点特异性、原子级控制的处理。可以看到以下几个新兴趋势：
用于光伏的钝化接触：在晶体硅太阳能电池中，传统的钝化层单独无法提供高效的载流子提取，这推动了载流子选择性钝化接触的开发，该接触同时钝化表面缺陷并选择性地传输一种载流子类型。使用非晶硅层的硅异质结（SHJ）电池和隧道氧化物钝化接触（TOPCon）结构代表了这一趋势，其中钝化层是有源器件组件而非被动屏障。
用于共形钝化的原子层沉积：随着器件几何结构变得更加三维化——FinFET、纳米片和3D堆叠架构——共形性要求超出了PECVD所能提供的范围。ALD能够在高深宽比结构上实现原子级精确的共形钝化膜，尽管产能和成本仍是挑战。
机器学习驱动的缺陷工程：在钙钛矿和其他新兴材料中，钝化剂、缺陷类型和工艺条件的组合空间非常巨大。由密度泛函理论计算引导，对路易斯酸/碱钝化分子的计算筛选正在加速发现有效的钝化策略。
集成式钝化-清洁腔室：对于SiC和其他宽禁带材料，避免在清洁和钝化之间暴露于氧化气氛的要求正在推动设备集成——在单个腔室或簇式工具中执行清洁和钝化，而无需将晶圆暴露于环境。这降低了缺陷密度，但增加了设备复杂性和成本*（工程实践）*。
钝化，曾经是一个直接了当的最终工艺步骤，现已演变为一个跨越多尺度、多物理场的工程挑战，贯穿整个工艺流程。理解其基本原理——从Si/SiO₂界面的氢键合到基于电荷的场效应钝化再到物理屏障优化——对于任何从事现代半导体制造的工程师来说都是必不可少的。