引言
在现代集成电路制造中，电信号从晶体管的有源硅沟道成功传输至金属互连网络，是器件工作的基本要求 。这种传输由接触金属化实现，要求接触电阻极低且具有极高的可靠性 [P3, T2]。历史上，业界主要依赖硅化钛 ($TiSi_2$) 和硅化钴 ($CoSi_2$) 等材料来形成这些接触 。然而，随着晶体管尺寸的缩减，这些材料所需的高温工艺和对线宽的依赖性成为了严重的瓶颈 。这推动了向硅化镍 ($NiSi$) 作为主要接触材料的转变，得益于其低电阻率、低热预算及对线宽的低敏感性 。
尽管硅化镍具有上述优势，但纯硅化镍的热稳定性较差，在高温下容易转变为高电阻的二硅化物 ($NiSi_2$) 相，或发生形态学团聚 [P2, P3]。为了克服这些物理限制，物理气相沉积 (PVD) 工艺会在镍膜中加入少量的铂原子，形成镍铂 (NiPt) 合金 [P2, A1]。
NiPt 的应用是自对准硅化物 (SALICIDE) 技术的基石，无需复杂的平版印刷对准即可在栅极、源极和漏极区域同时形成低电阻欧姆接触 。对于从事先进工艺节点的半导体工程师而言，理解 NiPt 的热力学、动力学和物理原理至关重要，因为界面工程决定了整体器件的性能 。
物理机制
NiPt 的集成依赖于沉积的金属合金与下层硅衬底之间复杂的固相反应 (SPR) 。为了理解添加铂为何能稳定硅化物接触，必须分析该系统的相形成顺序、热力学驱动力和界面物理原理 [P2, P3, T2]。
固相反应与相序
当纯镍薄膜沉积在硅衬底上并进行退火时，会发生一系列连续的相变 [P2, P3]。从动力学角度看，反应始于镍原子向硅晶格的扩散，形成如 $Ni_2Si$ 等富金属相 。进一步加热后，系统转变为低电阻的单硅化物 ($NiSi$) 相，这是实现最佳电性能的目标相 。然而，在更高温度下，系统会达到形成二硅化物 ($NiSi_2$) 相的热力学阈值，该相电阻率较高，且会消耗更多的硅，从而威胁浅结的完整性 [P2, P3]。
在现代器件所需的超薄区域（小于 10 nm）中，界面与体积之比急剧增加，这意味着界面能项开始主导系统的总吉布斯自由能 。在此条件下，相形成顺序会发生突变 。首先形核的相通常是外延的 h-$Ni_2Si$，以最大限度地减少与硅衬底的界面能失配 。在极薄膜中，中间相通常会被跳过，系统可能在远低于厚膜观测到的温度下直接转变为 $NiSi_2$ 。
通过铂合金化实现热力学稳定
添加铂形成 NiPt 合金从根本上改变了固相反应的热力学和动力学环境 [P2, P3]。由于铂与镍完全互溶，它们在反应过程中形成准三元 $Ni_{1-x}Pt_xSi$ 固溶体 。
根据经典形核理论，形成新相需要克服形核势垒 ($\Delta G^*$)，该势垒是体自由能变化 ($\Delta G_v$) 和界面能 ($\gamma$) 的函数 （工程实践）：
$$\Delta G^* \propto \frac{\gamma^3}{(\Delta G_v)^2}$$
铂的引入增加了单硅化物相的体稳定性，并增大了与立方 $NiSi_2$ 相形核相关的结构失配和界面能 [P2, P3]。因此，不理想的高电阻二硅化物相的形核温度被移至更高的温度范围 [P2, P3]。此外，该合金抑制了“织构遗传”现象，即初始富金属相的晶体取向和晶界决定最终硅化物形态的特性，从而减轻了晶界沟槽形成和薄膜物理团聚 [P2, P3]。
[沉积于硅上的 NiPt 合金]
│
▼ (RTA-1：低温)
[外延 h-Ni2Si 相 + 未反应的 NiPt] <-- 铂稳定了界面能 [P2]
│
▼ (选择性湿法刻蚀 & RTA-2：较高温度)
[稳定的低电阻 Ni(Pt)Si 单硅化物] <-- 铂抑制了向 NiSi2 的转变 [P2, P3]
欧姆接触物理与功函数调节
从器件物理角度看，NiPt 硅化物接触的主要目标是通过最小化金属-半导体界面处的肖特基势垒高度 ($\Phi_B$) 来建立低电阻欧姆接触 [P3, T2]。接触电阻 ($R_c$) 随势垒高度呈指数增长，并与硅有源区中有效掺杂浓度 ($N_D$ 或 $N_A$) 的平方根成反比 ：
$$R_c \propto \exp\left(\frac{4\pi\Phi_B}{h}\sqrt{\frac{\varepsilon_s m^*}{N}}\right)$$
其中：
- $h$ 为普朗克常数 （工程实践），
- $\varepsilon_s$ 为半导体介电常数 ，
- $m^*$ 为电荷载流子的有效质量 ，
- $N$ 为有效掺杂浓度 。
为了最小化 $R_c$，硅化物的功函数必须与 n 型接触的导带边缘或 p 型接触的价带边缘紧密对齐 [P3, T2]。纯 $NiSi$ 具有中带隙功函数，对于两种载流子类型虽有一定效果，但对于 10 nm 以下节点而言并非最佳 。
引入功函数高于镍的铂，使得所得三元 $Ni_{1-x}Pt_xSi$ 的有效功函数向价带边缘移动 。这种功函数调节显著降低了 p 型源/漏极接触的肖特基势垒高度，提高了空穴注入效率 [P3, T2]。同时，高掺杂的接触区确保了耗尽宽度 ($W_{dep}$) 最小化，从而最大程度地提高了载流子穿过剩余势垒的隧穿概率 。
工艺原理
将 NiPt 集成到制造工艺流程中需要对关键物理参数进行精确的定向控制，以平衡相位稳定性、电性能和物理完整性 （工程实践）。
铂浓度与功函数平衡
沉积的 NiPt 合金中铂的原子分数是一个关键工艺变量 [P2, P3]。增加铂浓度可定向增强单硅化物相的热稳定性，提高薄膜发生团聚或转变为 $NiSi_2$ 的温度阈值 [P2, P3]。
然而，这种热安全保障是有代价的：由于硅化铂 ($PtSi$) 的体电阻率略高于单硅化镍 ($NiSi$)，将铂含量增加到超过最佳阈值会定向增加接触薄膜的总方块电阻 ($R_s$) 。此外，对于 n 型晶体管，过量的铂会将功函数拉得太靠近价带，这可能会增加电子的肖特基势垒高度并降低 n 沟道性能 [P3, T2]。因此，必须仔细平衡铂的比例，以同时满足热预算和接触电阻目标 （工程实践）。
热预算与多步退火动力学
固相反应的动力学主要由快速热退火 (RTA) 期间施加的热预算（温度和持续时间）决定 [P2, P3]。在现代集成中，通常采用两步 RTA 方案来控制反应路径并防止缺陷形成 （工程实践）：
- RTA-1（第一次退火）：此低温步骤旨在推动镍和硅的互扩散，形成富金属硅化物相 ($Ni_2Si$) 。在 RTA-1 期间施加过高的热预算会导致镍原子的过度横向扩散，从而导致栅极侧墙下方的横向侵蚀，进而引发结漏电 。反之，热预算不足会导致反应不完全，留下过量的未反应金属，在随后的湿法刻蚀步骤中被损失掉 （工程实践）。
- 选择性湿法刻蚀：在 RTA-1 之后，执行选择性湿法化学刻蚀，去除电介质隔离区域（如二氧化硅或氮化硅）上未反应的 NiPt，且不损坏新形成的硅化物或硅衬底 [A1, A2]。此步骤依赖于酸-过氧化物混合溶液，其中未反应金属与硅化物之间的刻蚀选择性至关重要 。
- RTA-2（第二次退火）：在升高的温度下进行第二次热处理，将富金属相转化为高导电性的单硅化物相 ($NiSi$) [P2, P3]。RTA-2 的热预算必须足够高以完成相变，但不得超过硅化物发生团聚或转变为高电阻 $NiSi_2$ 相的阈值 [P2, P3]。
衬底影响与表面制备
起始硅表面的质量及其晶体结构强烈影响 NiPt 的反应动力学 。与多晶硅或非晶硅区域相比，晶体硅衬底 ($Si(001)$) 表现出不同的扩散速率和界面对齐特性 [P2, P3]。
此外，源/漏极区域的高剂量掺杂离子注入（如砷、磷或硼）会改变局部硅晶格结构，引入点缺陷并改变系统的化学势 [T1, T2]。高掺杂衬底可能会阻碍镍的扩散，需要略微增加热预算才能实现完全的单硅化物转化，同时也会增加掺杂剂在硅化物-硅界面发生偏析的风险 [P3, T2]。
挑战与失效模式
随着器件几何尺寸的不断缩小，几种物理机制可能会损害 NiPt 接触的结构和电学完整性 （工程实践）。
热团聚与晶界沟槽
薄硅化物薄膜本质上是亚稳态结构 。在高温下，系统会试图最小化其总表面能和界面能 。这种热力学驱动力表现为晶界沟槽的形成，接触薄膜开始沿着晶界发生“夹断”，最终破碎成孤立的硅化物岛 。
这种形态退化即为团聚，会导致方块电阻和接触电阻的灾难性增加 。由于团聚的驱动力与薄膜厚度成反比，这种失效模式在接触薄膜极薄的先进节点中呈指数级严重 [P2, P3]。
[均匀薄 NiPt 硅化物膜]
===============(金属)===============
───────────────(界面)───────────
###############(硅)#############
│
▼ (过量热暴露 / 团聚)
===(孤岛)=== ===(孤岛)===
─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─
###############(硅)############# <-- 断续接触 / 高 Rs [P3]
横向侵蚀与结尖峰
在最初的固相反应中，镍是主要的扩散物质，迅速移入硅衬底与 Si 原子反应 。如果原生氧化物未被均匀去除，或者 RTA-1 热预算控制不当，镍会发生快速的局部横向扩散 。
这种横向迁移允许镍渗透到栅极电介质和侧墙氧化物下方，这种现象被称为横向侵蚀或“硅化物穿通” 。如果镍穿透了 PN 结的耗尽区，它会在带隙中引入深能级陷阱态，导致严重的结漏电流，最坏的情况下会导致栅极到沟道的直接短路 。
相退化为二硅化物
在薄膜配置中，稳定的单硅化物 ($NiSi$) 形成的热力学窗口很窄 [P2, P3]。如果随后的后段工艺 (BEOL) 热处理超过了 NiPt 硅化物的热稳定性极限，薄膜将转变为二硅化物 ($NiSi_2$) 相 [P2, P3]。
由于与 $NiSi$ 相比，$NiSi_2$ 在反应单位金属量时消耗的硅约为其两倍，这种相变会导致硅化物界面消耗浅源/漏结，从而导致严重的漏电流或完全的结穿通 [P3, T2]。
Pt 偏析与电阻尖峰
在固相反应过程中，铂的扩散速度不如镍快 。随着反应前沿的推进，铂倾向于向移动的硅化物-硅界面偏析，或在表面附近聚集 。
虽然界面处受控的铂聚集有利于降低肖特基势垒高度，但非均匀偏析可能导致在接触界面形成局部的、高电阻的三元相或结构缺陷，表现为跨晶圆的接触电阻尖峰 。
技术节点演进
NiPt 硅化物的实现与集成已显著演进，以满足不断变化的晶体管架构和缩放节点的要求 。
28nm 节点：平面集成
在 28nm 平面工艺中，晶体管采用平面架构，源极、漏极和栅极区域共面 。在此节点，引入 NiPt 硅化物以替代硅化钴 ($CoSi_2$)，旨在防止窄线宽上的高接触电阻 。
主要挑战在于确保 NiPt 合金在平面有源区上的均匀 PVD 沉积，并管理后续电介质沉积的热预算，以防止单硅化物转变为二硅化物相 [P2, P3]。
14nm 节点：向 3D FinFET 的过渡
随着 14nm FinFET 架构的引入，接触工程进入了三维领域 。源极和漏极区域现在是凸起的，采用外延硅或硅锗鳍片 （工程实践）。
这种 3D 几何结构对传统的 NiPt PVD 溅射提出了严峻挑战，因为阴影效应和定向沉积导致窄鳍片侧壁上的覆盖不均匀 。
此外，接触式有源栅极 (COAG) 方案的集成需要在极其受限的空间内形成自对准接触，这使得控制镍的横向侵蚀对于防止栅极到接触的短路变得至关重要 。
7nm 节点及以后：超薄膜与背面供电
在 7nm FinFET 及以后节点（包括纳米片和全环绕栅极架构），接触尺寸缩小至 10 nm 以下 [P2, A1]。在此尺度下，固相反应的物理机制发生改变，系统跳过中间相，且极易形成低温 $NiSi_2$ 。
为了保持低接触电阻，NiPt 硅化物衬垫的厚度必须保持在最小值，这需要先进的界面处理和高度受控的原子级沉积 [P1, A1]。
此外，现代架构正向背面供电网络 (BSPDN) 发展，以减少 IR 压降并最大限度提高正面布线密度 。在这些先进方案中，背面接触和背面电源棒通过晶圆背面形成 [A1, A2]。这要求在从背面连接到有源源/漏极和栅极区域的高深宽比通孔内沉积高度保形的硅化物衬垫（如 NiPt） [A1, A2]。
| 技术节点 | 器件架构 | 主要 NiPt 集成挑战 | 关键工艺解决方案 |
|---|---|---|---|
| 28nm | 平面型 | 窄线宽上的方块电阻缩放 | 采用 NiPt 替代 $CoSi_2$ |
| 14nm | FinFET | 3D 鳍片侧壁覆盖不均 | 保形 PVD 工艺优化 （工程实践） |
| 7nm | FinFET / 纳米片 [P2, A1] | 极致缩放，相序改变 | 超薄 NiPt 衬垫与优化 RTA [P2, A1] |
| 3nm 及以后 | 纳米片 / BSPDN | 背面通孔与高深宽比接触填充 [A1, A2] | NiPt 的化学/原子气相沉积 [P1, A1] |
相关工艺
形成稳定的低电阻 NiPt 接触高度依赖于几个紧密集成的前端和后端工艺步骤 （工程实践）。
表面预清洁
在沉积 NiPt 合金之前，必须彻底去除有源区上的原生二氧化硅层 。任何残留的氧化物都会充当物理扩散屏障，阻止镍和硅的均匀反应，导致出现局部的未反应点或高电阻接触 。
这通常使用 稀氢氟酸 (DHF) 湿法刻蚀或先进的干法化学气相清洗来实现，它们在选择性去除原生氧化物的同时保持周围介质侧墙的完整性 （工程实践）。
阻挡层与盖层
在 NiPt 合金 PVD 沉积后，立即在金属膜上方原位沉积一层盖层，通常为氮化钛 (TiN) [A1, A2]。
此 盖层 具有两个关键功能：首先，它防止底层镍在转移至 RTA 腔室期间暴露于环境氧气中发生氧化；其次，它在快速热退火期间充当机械约束层，施加压缩应力，有助于抑制形态团聚并控制金属扩散方向 [A1, A2]。
接触插塞金属化
一旦形成 NiPt 硅化物并去除了未反应的金属，剩余的接触沟槽必须填充低电阻金属插塞，以将信号路由至第一金属层 [A1, A2]。此步骤需要沉积 衬垫层，随后进行 无空洞填充 工艺 [A1, A2]。
历史上，钨 (W) 是首选材料；然而，在先进节点中，钴 (Co) 或钌 (Ru) 因其在高性能高深宽比接触沟槽中具有更低的电阻和卓越的电迁移性能，正被越来越多地采用 [A1, A2]。
未来展望
随着半导体行业向原子级制造和新型沟道材料推进，NiPt 的角色正在不断扩展和调整，以满足新的材料和结构需求 （工程实践）。
向原子层沉积 (ALD) 的过渡
尽管物理气相沉积 (PVD) 一直是沉积 NiPt 合金的行业标准，但其视线内的沉积特性使得在高深宽比特征和复杂的 3D 纳米片架构中实现均匀台阶覆盖变得日益困难 [P1, A1]。
为了克服这一点，大量的研究专注于开发 NiPt 的原子层沉积 (ALD) 工艺 [P1, A1]。ALD 依赖于顺序的、自限制的表面化学反应，即使在极其复杂、高比表面积的结构内也能沉积保形的原子级薄膜，从而确保硅化物厚度的均匀性并抑制空洞的形成 。
替代性共合金化方案
虽然铂仍是稳定硅化镍的主要合金元素，但研究人员正在积极探索三元和四元合金配置 [P2, P3]。
通过引入钴 (Co)、铝 (Al) 或稀土元素等共掺杂剂，工程师可以将热稳定性收益与功函数偏移分离开来，从而在保持高热弹性的同时，独立优化 n 型和 p 型区域的接触功函数 [P2, P3]。
与 2D 半导体的集成
放眼硅基之外，二维 (2D) 半导体（如过渡金属二硫属化物，例如 $MoS_2$ 或 $WSe_2$）的集成代表了沟道缩放的下一个前沿 （工程实践）。
由于缺乏悬空键以及存在严重金属诱导能隙态的风险，在这些原子级薄的 2D 层上形成可靠、低电阻的欧姆接触极其困难 （工程实践）。
改性的低温 NiPt 金属化和新颖的沉积策略正作为在 2D 表面创建洁净、范德瓦尔斯式接触的潜在途径进行研究，这将促使高性能逻辑器件的持续演进 。