引言
低压化学气相沉积（LPCVD）是一种广泛应用于半导体制造领域的薄膜沉积技术，其工作压力低于大气压，通过热驱动的表面化学反应制备高质量、高保形性的薄膜 。通过将腔室压力降低至远低于大气压水平，LPCVD 将沉积机制从质量传输受限转变为表面反应受限，与常压化学气相沉积（APCVD）相比，可获得更优异的薄膜均匀性、更低的颗粒污染和更高的晶圆产能 。该技术已成为集成电路制造中沉积多晶硅及氮化硅、二氧化硅等介电材料的首选方法 。
LPCVD 在半导体制造中的重要性源于其多项物理优势 。首先，降低压力可使前驱物种类的气相扩散系数提高数个数量级，从而使晶圆能够在紧密间距下垂直堆叠而不影响沉积均匀性 。其次，低压抑制了气相成核，减少了颗粒污染 。第三，表面反应受限机制使工艺对温度高度敏感，但对气流几何形状相对不敏感，从而简化了热壁炉管中的批处理操作 。这些特性使得 LPCVD 在沉积栅电极、隔离介质、硬掩模层以及微机电系统（MEMS）结构薄膜等方面不可或缺 。
在现代工艺流程中，LPCVD 深度集成于器件制造的多个阶段，从浅槽隔离（STI）形成到栅极堆叠沉积以及 钝化层沉积 。理解其底层物理原理对于任何技术节点的工艺工程师都至关重要 （工程实践）。
物理原理与机制
减压条件下的气相传输
LPCVD 的基本物理原理始于气体动力学理论 。在大气压下，气体分子频繁碰撞，导致平均自由程短、扩散性有限 。当总压力从一个大气压降低至毫托至托量级时，平均自由程成比例增加，气相扩散系数大致按压力比的反比增大 。这意味着将压力降低数百倍，扩散系数将增加相同的倍数 。
扩散系数的增加带来一个关键后果：晶圆表面上方边界层内的质量传输系数急剧增大 。在 APCVD 中，沉积速率通常受限于反应物分子扩散通过停滞边界层到达表面的速度 。而在 LPCVD 中，由于边界层质量传输变得比表面化学反应快得多，工艺转变为表面反应控制机制 。
这一实际意义影响深远 （工程实践）。由于沉积速率现在由表面反应动力学而非气体传输决定，并且热壁炉管中的温度可实现高度均匀，因此薄膜在每个晶圆的每个位置都以几乎相同的速率生长——无论晶圆位置或取向如何 。这就是为什么晶圆可以密集装载在垂直石英舟中，从而显著提高产能 。
表面反应动力学
在表面反应受限机制下，沉积速率 与温度遵循阿伦尼乌斯型关系 ：
R ∝ exp(−E_a / kT)
其中 R 是沉积速率，E_a 是表面反应活化能，k 是玻尔兹曼常数，T 是绝对温度。这种指数依赖性意味着即使微小的温度变化也会导致沉积速率显著改变，这就是为什么热壁 LPCVD 炉管必须将温度均匀性维持在极严格公差范围内的原因 。
表面反应序列包括以下几个步骤：前驱体分子传输至表面、吸附、吸附原子表面扩散、化学反应与成键、副产物分子脱附 。其中最慢的步骤成为速率限制步 （工程实践）。在 LPCVD 中，由于低压加速了气相传输，吸附和表面反应步骤通常占主导地位 。
双机制沉积
对于某些材料体系，例如由二氯硅烷（DCS）和氨气沉积的氮化硅，沉积并非通过单一机制进行，而是通过并行路径 。一条路径涉及由前驱体分解生成的高活性气相中间体，这些中间体扩散至表面；该路径受扩散限制，会在晶圆上产生径向浓度梯度 。第二条更均匀的路径涉及更稳定的母体前驱体分子直接进行表面反应 。这两种机制之间的竞争决定了晶圆内及晶圆间的均匀性 。
理解这种双机制至关重要，因为它解释了为何简单的经验性工艺调试常常无法同时实现良好的径向和轴向均匀性——两种机制对压力、温度和气体组分变化的响应不同 。
工艺原理
压力
降低总压力是 LPCVD 的定义性参数 。随着压力降低，气体扩散系数增大，边界层质量传输系数升高，工艺进一步深入表面反应受限区域 。从方向上看，降低压力可改善薄膜均匀性和保形性，同时减少气相成核和颗粒产生 。然而，这也会降低单位体积内可用的前驱体分子绝对数量，除非相应调整气体流量，否则会倾向于降低沉积速率 。
温度
由于阿伦尼乌斯依赖性，温度是在表面反应受限机制下控制沉积速率的主要杠杆 。升高温度会使沉积速率呈指数级增加，但同时也会影响薄膜的微观结构、密度和结晶度 。对于多晶硅沉积，较高温度可促进晶粒生长和结晶，进而影响残余应力 。对于氮化硅，温度会影响沉积薄膜的化学计量比和应力状态 。
由于该过程是热激活的，有时会沿炉管轴线施加一个刻意设置的温度梯度，以补偿下游反应气体的消耗——在排气端使用更高的温度来加速反应，以抵消较低的前驱体浓度 。
气体组分与流量
前驱体气体的比例直接影响薄膜成分和残余应力 。对于 LPCVD 氮化硅，在恒定温度和压力下改变 DCS 与 NH3 的比例，可将残余应力从拉伸应力转变为压缩应力 。这种可调性在 MEMS 制造中得到利用，因为应力控制对于机械可靠性至关重要 。
气体流量影响反应物的分压和物种在反应器中的停留时间 。较高的流量可减少耗尽效应，但可能增加气体消耗并改变扩散受限与表面反应受限机制之间的平衡 。
晶圆间距与反应器几何结构
在 LPCVD 中，由于质量传输不再是限制因素，晶圆可以紧密放置在垂直堆叠中 。这是相对于 APCVD 的一个主要产能优势 （工程实践）。然而，如果表面反应速率足够高，导致反应物被消耗的速度快于其在晶圆间扩散的速度，过小的间距仍可能引起局部耗尽效应 。反应器的几何结构——无论是冷壁还是热壁，以及是否采用分布式气体注入——也会影响均匀性 。
挑战与失效模式
气体耗尽与轴向非均匀性
当反应气体流经炉管时，上游晶圆的沉积会消耗反应物，导致下游的前驱体浓度降低 。这种气体耗尽导致轴向非均匀性——气体入口处的晶圆获得的薄膜比排气端附近的更厚 。虽然采用下游升温斜坡可以部分补偿，但这种方法需要仔细平衡：梯度太陡会过度补偿，而梯度太缓则纠正不足 （工程实践）。
气相成核产生的颗粒
尽管 LPCVD 的低压相较于 APCVD 抑制了气相成核，但并不能完全消除 。在某些条件下——前驱体分压过高、温度过高或局部气流停滞——仍可能在气相中发生均相成核，产生污染薄膜表面的颗粒 。这些颗粒充当缺陷，可能导致最终器件中的短路、泄漏或可靠性失效 。
残余应力与薄膜开裂
LPCVD 薄膜，尤其是氮化硅和多晶硅，在沉积及后续冷却过程中会产生显著的残余应力 。应力来源于两个方面：来自薄膜微观结构（晶界、缺陷掺入、相组成）的本征应力，以及来自薄膜与衬底之间热膨胀系数不匹配的热应力 。过大的拉伸应力会导致薄膜开裂，而压缩应力则会导致薄膜翘曲或分层 。在 MEMS 器件中，残余应力会直接使释放后的结构发生变形，降低器件性能和良率 。
高深宽比结构中的台阶覆盖与夹断
虽然 LPCVD 凭借表面反应受限机制通常能提供良好的保形性，但极高深宽比的特征结构仍可能遭受夹断——即沉积在沟槽或通孔开口处封闭间隙，而底部尚未充分填充 。当到达特征结构底部的反应物分子直接通量受到几何遮蔽，且表面扩散物种的再沉积无法完全补偿时，就会发生这种情况 。结果是形成空洞，这会降低电隔离和机械完整性 。
污染与杂质掺入
使用含氯前驱体（如 DCS）的 LPCVD 工艺可能将氯残留物掺入薄膜中，影响电性能和可靠性 。此外，反应器中的氧气或水分泄漏会氧化薄膜或衬底，对于碳化硅界面尤其成问题，因为原生氧化物的形成会降低沟道迁移率 。因此，严格的氛围控制至关重要，尤其是在氧敏感表面上进行沉积时 。
技术节点演进
28nm 节点及之前
在 28nm 平面 CMOS 节点及以上，LPCVD 被广泛用于 多晶硅 栅电极沉积、STI 衬垫氮化物和垫层氧化物形成 。28nm 平面工艺流 28nm 平面工艺流 依赖于 LPCVD 氮化硅作为硬掩模和间隔层材料，按现代标准其均匀性要求相对宽松 。薄膜厚度在数百埃量级，标准热壁管式反应器通常可实现百分之几的晶圆内均匀性 。
由 LPCVD 沉积的氮化硅凭借其密度和化学稳定性，可作为有效的刻蚀停止层和钝化层 。为 LPCVD 氮化物开发的双机制模型在此处尤为相关，因为工程师需要在紧密装载的晶圆批中平衡径向和轴向均匀性 。
14nm FinFET 节点
在 14nm 节点 14nm FinFET 工艺流 向 FinFET 架构的转变引入了显著更多的三维结构，鳍片从衬底表面升起 。这增加了对垂直侧壁保形沉积的需求 。LPCVD 的表面反应受限机制提供了本质上优于 APCVD 或溅射的台阶覆盖，但高深宽比的鳍片几何结构挑战了保形性的极限 。
在此节点，LPCVD 氮化硅继续用作间隔层和硬掩模材料，但公差要求显著收紧 。氮化物薄膜的残余应力变得更加关键，因为应力可能使薄鳍片变形，从而改变器件特性 。工艺工程师必须仔细调整 DCS/NH3 比例和沉积温度，以同时实现所需的应力状态和足够的保形性 。
此外，14nm 节点见证了 化学气相沉积 变体如 等离子体增强化学气相沉积 在低温介电步骤中的更多采用，而将 LPCVD 保留用于薄膜密度和热稳定性至关重要的应用 。
7nm 节点及之后
在 7nm FinFET 节点 7nm FinFET 工艺流 及之后，LPCVD 面临的挑战加剧 。鳍片尺寸缩小到即使保形性或应力的微小变化也可能导致灾难性的器件失效 。对原子级厚度控制的需求已推动在最关键的超薄层中，将 LPCVD 部分替换为 原子层沉积 。
然而，LPCVD 在若干应用中仍然重要 。它仍然用于厚结构介电层、用于局部互连的掺杂多晶硅，以及作为多层栅极堆叠形成中的前驱步骤 。该技术能够在合理产能下生产致密、高纯度的薄膜，这确保了其持续使用，即使更新的技术接管了对超薄膜要求最严苛的应用 。
对于新兴宽禁带材料如碳化硅，LPCVD 已成为在各种衬底（包括 SiO2 和 Si3N4）上生长多晶 SiC 薄膜的领先技术，用于需要机械硬度和化学惰性的 MEMS/NEMS 应用 。挑战仍在于降低沉积温度的同时保持薄膜质量，这推动了将 LPCVD 与等离子体增强或 ALD 相结合的混合方法 。
相关工艺
LPCVD 并非孤立存在 （工程实践）。它是一个更广泛的 沉积 技术家族的一部分，该家族包括物理气相沉积（PVD）、无电沉积 以及各种 CVD 变体 。在 CVD 家族中，LPCVD 占据中间位置：它提供比 APCVD 更好的薄膜质量和保形性，但工作温度高于 PECVD 。
在典型的工艺流程中，LPCVD 步骤与光刻、刻蚀、离子注入和热退火交替进行 。例如，STI 形成采用 LPCVD 氮化物作为硬掩模，随后进行沟槽刻蚀、通过 可流动化学气相沉积 或高密度等离子体 CVD 进行氧化物填充，以及化学机械平坦化 。栅极堆叠形成可能使用在热生长或沉积的栅极介电层上进行 LPCVD 多晶硅沉积 。
对于 SiC 器件制造，LPCVD 介电层沉积对于在清洁后的 SiC 表面形成栅极介电层至关重要，此处避免氧化氛围是防止界面处形成原生氧化物和碳簇的关键 。在这种情况下，LPCVD 可能在非氧化区域使用 TEOS 基化学体系，随后进行原位或非原位退火 。
未来展望
LPCVD 的未来在于混合化和工艺窗口优化，而非根本性替代 。正在浮现几个趋势：
首先，将原位监测技术——如实时椭圆偏振光谱法和拉曼光谱——集成到 LPCVD 反应器中，能够实现薄膜厚度和组分的闭环控制，减少对沉积后计量学的依赖，并提高良率 。
其次，对新型前驱体化学体系的研究旨在降低沉积温度，同时保持薄膜密度和纯度 。特别是对于 SiC，正在探索在较低温度下分解的单源前驱体，以提高 CMOS 兼容性 。
第三，在多步工艺中将 LPCVD 与 ALD 相结合，发挥了各自的优势：LPCVD 用于具有高产能的体薄膜生长，ALD 用于具有原子精度的超薄界面层 。这种混合方法对于先进栅极堆叠工程尤为相关，因为界面质量决定了沟道迁移率 。
最后，随着全环绕栅极（GAA）晶体管和垂直 NAND 等三维器件架构成为主流，对 LPCVD 保形性的要求将持续提高，推动反应器设计、气体分配和工艺配方的创新，以将该技术的相关性扩展至 sub-3nm 时代 。