引言
刻蚀速率——单位时间内去除的材料体积或深度——是半导体制造中最基本的度量指标之一，直接控制着工艺产能、图形保真度和器件良率。无论是采用湿法化学刻蚀还是基于等离子体的干法刻蚀，刻蚀速率都量化了目标材料在晶圆表面被消耗的快慢程度，其正式定义为厚度变化量除以刻蚀时间。实践中，工程师通过比较刻蚀前后薄膜厚度（或台阶高度）来测量刻蚀速率，所采用的技术包括椭偏仪、台阶仪或横截面扫描电子显微镜（SEM）成像。
刻蚀速率的重要性远不止于简单的产能计算。刻蚀速率决定了目标薄膜与其他暴露材料（如光刻胶掩模和底层）之间的选择比，并直接影响整个晶圆上以及晶圆之间的刻蚀均匀性。不均匀的刻蚀速率会导致某些区域刻蚀不完全，而其他区域则过度刻蚀，从而引起关键尺寸（CD）变化、形貌畸变，并可能损伤底层结构。随着半导体器件向更小的节点推进，对刻蚀速率变化的容忍度急剧降低，因此深刻理解其背后的物理和化学原理对于工艺优化至关重要。如需更全面地了解刻蚀技术，请参阅我们的文章半导体制造中的刻蚀原理。
物理原理与机理
化学反应基础
从核心上讲，刻蚀速率由发生在固-液或固-等离子体界面上的化学反应动力学所决定。在湿法刻蚀中，刻蚀剂分子或离子扩散到表面，与目标材料反应形成可溶或挥发性产物，然后产物从表面脱附并扩散离开。例如，在氢氟酸（HF）刻蚀二氧化硅（SiO₂）的过程中，反应式为 SiO₂ + 6HF → H₂SiF₆ + 2H₂O，其中氟原子打破Si–O键，形成水溶性的六氟硅酸。整体刻蚀速率取决于哪一步骤——反应物传输、表面反应或产物移除——是限速步骤。
在晶体硅的碱性湿法刻蚀中，氢氧根离子（OH⁻）对表面硅原子进行亲核攻击，形成可溶性硅酸盐物种，同时释放氢气。反应速率强烈依赖于硅表面的晶向，因为不同晶面具有不同的原子键密度、键能和悬挂键数量，从而导致与取向相关的活化能。这种各向异性是许多微机电系统（MEMS）制造工艺的基础。
在基于等离子体的干法刻蚀中，机理变得更加复杂，同时涉及化学和物理组分。活性中性自由基（例如来自六氟化硫SF₆的氟原子）与表面发生化学反应，形成挥发性产物，而通过等离子体鞘层加速的定向离子则提供物理轰击，从而提高刻蚀前沿的反应速率并移除钝化层。这种化学刻蚀与离子辅助刻蚀之间的协同作用是反应离子刻蚀（RIE）的基础，RIE是工业界应用最广泛的干法刻蚀方法之一。有关此主题的更多细节，请参阅我们的专题文章反应离子刻蚀。
协同刻蚀模型
等离子体工艺中的总刻蚀速率在概念上可以分解为化学组分和离子增强组分。化学通量各向同性地到达表面，同时对垂直和横向刻蚀有贡献，而离子通量则是定向地（几乎垂直于晶圆表面）到达，主要增强垂直刻蚀速率。在掩模边缘下方，由于离子通量被遮挡，只有化学组分起作用，导致横向刻蚀和形貌倾斜。这两种通量组分之间的平衡——受中性粒子的反应粘附系数和离子能量分布调控——最终决定了刻蚀形貌的各向异性和整体刻蚀速率。
中性粒子传输与导率
在高深宽比（HAR）结构中，中性粒子的传输成为一个关键因素。由于中性自由基的角度分布几乎是各向同性的，它们进入深沟槽的传输受到几何导率的限制——这一概念由Clausing传输概率描述。中性粒子经历多次表面碰撞（具有朗伯再发射），并以一定的反应粘附系数在刻蚀前沿被消耗。到达刻蚀前沿的中性通量与来自体等离子体的入射通量之比遵循关系式 C_f/C_in = K/(K + S_n - K·S_n)，其中K是依赖于几何形状的传输概率，S_n是反应粘附系数。随着深宽比的增加，K减小，从而减少了刻蚀前沿的中性通量，降低了刻蚀速率——这种现象被称为深宽比依赖刻蚀（ARDE）。
工艺原理
温度效应
温度是控制刻蚀速率最有影响力的参数之一，通过多种途径发挥作用。在湿法刻蚀中，化学反应速率遵循阿伦尼乌斯型动力学，较高的温度会增加分子碰撞频率和断裂反应键的活化概率。一个适度的温度变化可以使刻蚀速率改变两倍或更多，如在缓冲氧化物刻蚀液（BOE）刻蚀SiO₂中所见，温度每变化十摄氏度，刻蚀速率可能减半或加倍。温度还控制着高温水（HTW）刻蚀中水的自电离：随着温度向沸点升高，水的离子积急剧增加，产生浓度高得多的水合氢离子（H₃O⁺）和氢氧根离子（OH⁻），驱动Si–O和Si–N键的水解。然而，一旦达到反应性离子的阈值浓度，进一步增加将产生递减的回报，表明过程过渡到了反应速率限制的机制。
在等离子体刻蚀中，温度既影响反应活化能，也影响刻蚀产物的挥发性。硅刻蚀反应是高度放热的，每去除一摩尔硅会释放大量热量，这意味着刻蚀前沿的局部加热可以产生正反馈回路，从而影响刻蚀速率均匀性。
等离子体参数
在电容耦合等离子体（CCP）和电感耦合等离子体（ICP）系统中，射频（RF）功率直接控制等离子体密度和电子温度，进而决定活性自由基和离子的产生速率。更高的源功率通常会提高活性物种的密度，从而增加化学刻蚀组分。施加到基板上的RF偏压控制鞘层电压，该电压将离子加速向晶圆表面；更高的偏压会增加离子能量，增强离子辅助刻蚀组分并改善各向异性。
腔室压力调节粒子的平均自由程以及晶圆表面的中性粒子与离子之比。较低的压力倾向于减少离子的碰撞散射，保持方向性，而较高的压力会增加自由基密度，但可能损害各向异性。气体成分和流量控制着刻蚀物种和钝化物种的相对浓度。例如，在SF₆–O₂等离子体中，氧气扮演着双重角色：它改变SF₆的解离平衡（调节氟原子密度），并在侧壁上形成钝化的含氧聚合物状层，抑制横向刻蚀。氟原子密度、离子能量分布和侧壁钝化程度之间的竞争最终决定了刻蚀速率和形貌。
气体化学与添加剂
刻蚀剂化学物质的选择从根本上决定了哪些材料被刻蚀及其相对速率。在湿法刻蚀中，添加改性剂可以极大地改变反应路径。例如，将羟胺（NH₂OH）添加到氢氧化钠（NaOH）溶液中，可使硅{100}表面的刻蚀速率大约翻倍，其作用机制是作为还原剂和络合剂，加速Si–Si背键断裂并改善界面处的电荷转移。然而，此类添加剂可能随时间分解，导致刻蚀速率随溶液老化而降低。在干法刻蚀中，气体比例直接控制刻蚀与钝化的平衡；增加钝化气体流量或减少刻蚀气体流量通常会降低整体刻蚀速率，但会改善侧壁垂直度和均匀性。对于专注于氧化物去除的工艺，远程等离子体氧化物刻蚀提供了一种替代方法，该方法将自由基产生与离子轰击解耦。
负载效应
负载效应描述的现象是，随着晶圆上暴露的可刻蚀总面积增加，刻蚀速率降低。这是因为可用的活性自由基被更大的表面积消耗，导致局部自由基浓度耗竭。在气体流量较低或腔室体积相对于晶圆面积较小的系统中，这种效应尤为明显，从研发规模转向生产规模时必须谨慎管理。
挑战与失效模式
深宽比依赖刻蚀（ARDE）
ARDE是等离子体刻蚀高深宽比（HAR）特征时普遍存在的挑战。随着沟槽或通孔加深，深宽比增加，中性粒子的几何导率降低，刻蚀前沿接收到的活性自由基通量逐渐减少。这导致刻蚀速率随深度增加而下降，迫使采用更长的过度刻蚀时间，这会带来损伤暴露材料的风险并降低选择比。虽然增加体相中性通量可以部分缓解ARDE，使系统转向离子限制的机制，但它也会引起形貌倾斜，这在高深宽比下反而可能加剧ARDE。
刻蚀速率不均匀性
整个晶圆上的刻蚀速率均匀性受等离子体功率分布、气体流型、温度梯度和压力分布的影响。等离子体密度通常在RF功率线圈或电极边缘附近较高，从而产生局部刻蚀速率变化。温度不均匀性与反应速率的阿伦尼乌斯依赖性耦合——局部温度较高的区域刻蚀更快，并且由于硅刻蚀是放热的，这可能导致局部区域发生热失控。通过冷却晶圆，将过程转变为离子激活、反应速率限制的机制，可以改善刻蚀速率均匀性，在此机制下，离子能量（而非局部反应物浓度）主导刻蚀速率。然而，这通常以牺牲整体刻蚀速率为代价。
刻蚀剂老化与成分漂移
在湿法刻蚀中，刻蚀剂老化是一个重要的失效模式。诸如羟胺之类的反应性添加剂会随时间分解，降低其催化效率，从而降低刻蚀速率和底切效率。溶液浓度漂移、来自先前刻蚀薄膜的污染以及溶解气体含量的变化都会导致批次间的变异性。在湿法刻蚀工艺中，这些效应需要仔细的槽液管理和补充策略。
选择比损失与材料损伤
过高的刻蚀剂浓度或不当的气体比例会侵蚀选择比，导致掩模材料、底层薄膜或钝化层被非期望地去除。在碱性硅刻蚀中，过高的碱浓度会增加SiO₂的刻蚀速率，降低对硅通孔（TSV）和MEMS应用至关重要的选择比。强碱性体系还对暴露的金属或阻挡层构成腐蚀风险，需要添加缓蚀剂来控制。在等离子体刻蚀中，过高的离子能量可能对脆弱的底层结构造成物理损伤，而钝化不足则会导致横向刻蚀和CD损失。
粘附与毛细效应
在MEMS制造中，湿法刻蚀后进行液体冲洗和干燥会引发自由悬挂结构因毛细力而下塌（粘附），特别是在刻蚀速率导致产生窄间距的高深宽比间隙时。这种机械失效模式与刻蚀速率间接相关，因为更快的刻蚀会形成更深更窄的间隙，在释放过程中更容易发生粘附。
技术节点演进
28nm 节点及以下：湿法到干法的转变
在28nm及以上技术节点，湿法刻蚀对许多应用仍然可行，因为关键尺寸足够大，可以容忍纯化学刻蚀中固有的各向同性底切。湿法刻蚀提供了优异的选择比和简单的工艺控制，并且可以通过调整溶液成分和温度来调节刻蚀速率。例如，28nm平面工艺流即体现了这一时代的特点，BOE和基于KOH的溶液等湿法刻蚀剂被常规用于氧化物和硅加工。然而，随着器件几何尺寸的缩小，湿法刻蚀的各向同性本质成为一个根本性的限制——横向刻蚀分量导致的CD损失在先进节点是不可接受的。
14nm 节点：FinFET时代与等离子体主导
在14nm节点向FinFET架构的转变中，引入了三维鳍状结构，这要求高度各向异性的刻蚀能力。基于等离子体的深硅刻蚀变得至关重要，采用时分复用（博世型）工艺，交替进行刻蚀和钝化步骤，以实现高深宽比特征中的垂直侧壁。例如，14nm FinFET工艺流要求精确控制刻蚀速率和形貌，以纳米级精度定义鳍的宽度和高度。随着鳍状结构和隔离沟槽推动深宽比增高，ARDE成为一个关键问题。关键评估指标扩展到了不仅包括刻蚀速率，还包括侧壁光滑度、扇贝形振幅（在博世工艺中）以及跨不同密度图形的刻蚀速率均匀性。
7nm 及以下：原子级精度
在7nm及以下节点，以7nm FinFET工艺流为代表的工艺，刻蚀速率控制要求原子级别的精度。自对准多重图形化技术，如自对准双重图形化（SADP），要求刻蚀工艺能够忠实地转移由心轴定义的图形，而无CD偏差。必须严格控制刻蚀速率，以确保在密集和孤立图形上实现均匀的图形转移，并且必须最小化ARDE效应，以防止深度依赖的CD变化。先进工艺越来越多地采用低温等离子体刻蚀和深冷刻蚀技术，以改善反应产物的挥发并增强侧壁钝化。此外，在这些节点上的接触孔刻蚀要求刻蚀速率在穿透高深宽比通孔结构的同时，保持对底层极高的选择比。
从28nm到7nm及以下的演进，已将刻蚀速率工程从一个产能优化问题转变为涉及形貌控制、选择比管理和原子级均匀性的多方面挑战。如需更广泛地了解刻蚀工艺如何融入更大的图形化生态系统，请参阅我们关于光刻-刻蚀-光刻-刻蚀（LELE）的文章以获取更多背景信息。
相关工艺
刻蚀速率并非孤立存在，它与整个半导体制造流程中的邻近工艺步骤紧密相连。光刻定义刻蚀需要转移的图形，而刻蚀速率直接决定光刻胶的预算：更快的刻蚀速率允许使用更薄的光刻胶，从而提高光刻分辨率，但对光刻胶的选择比必须足够高，以防止刻蚀过程中掩模被侵蚀。在突破刻蚀工艺中，残留材料层的刻蚀速率必须与其下方的薄膜仔细匹配，以避免损伤。
后刻蚀清洗步骤，例如EKC后刻蚀残留物去除，必须考虑到被清洗表面的刻蚀速率：等离子体刻蚀过程中形成的残留聚合物和副产物可能需要特定的化学物质，而这些化学物质与底层材料的相互作用本身也受刻蚀速率考虑因素的制约。在回刻工艺中，受控的刻蚀速率对于实现平坦化和跨越形貌特征的均匀薄膜厚度至关重要。类似地，锥形形貌刻蚀工艺有意调节化学刻蚀与离子增强刻蚀速率组分的比例，以产生满足特定集成要求的受控侧壁角度。
沉积工艺也与刻蚀停止层集成中的刻蚀速率相互作用：刻蚀停止材料必须表现出相对于目标薄膜足够低的刻蚀速率，才能作为有效的终点指示器并保护底层结构。接触孔刻蚀停止层在器件层面发挥类似功能。
未来展望
随着行业向3nm以下节点和全环绕栅极（GAA）晶体管架构发展，刻蚀速率工程面临着若干新兴挑战和研究方向。原子层刻蚀（ALE）代表了从连续刻蚀速率控制到离散、自限制反应循环的范式转变，其中刻蚀速率被量化为每循环单层级的去除量。这种方法有望实现原子级的精度，但也带来了关于表面粗糙度演变、产能限制以及自限制化学与离子驱动活化之间相互作用的新问题。
深冷刻蚀正重新受到关注，用于高深宽比（HAR）结构，其中极低的基板温度增强了钝化剂在侧壁上的冷凝，同时在受到离子轰击的刻蚀前沿保持高速率。这种侧壁和底部刻蚀速率的解耦，解决了室温工艺中ARDE的根本性限制。
对于新型材料——包括二维半导体、铁电氧化物和磁性材料——刻蚀速率行为在很大程度上尚待探索，现有的等离子体化学可能无法产生挥发性反应产物。研究气相化学、脉冲等离子体放电以及混合干湿法方法，对于将刻蚀速率工程扩展到这些下一代材料体系至关重要。
最后，机器学习和实时过程控制正越来越多地应用于刻蚀速率的监测和调整。原位传感技术——如光学发射光谱（OES）、干涉式终点检测和宽带反射测量——能够提供关于刻蚀速率演变的动态反馈，为实现补偿腔室状态漂移、负载效应和ARDE的实时自适应过程控制开辟了可能性。