技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
40nm背照式CMOS图像传感器低光学透明层集成工艺流程：原理、机制与集成逻辑
在整个流程中的角色 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器中，下层光学透明层（LOCL）在背面硅表面与上层光学堆栈之间充当关键的光学和结构界面。
40纳米背照式CMOS图像传感器光屏蔽与孔径栅格集成：工艺流程原理与集成逻辑
在完整流程中的角色 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器（CIS）工艺流程中，光屏蔽（LS）与孔径栅格集成模块处于背侧衬底准备与下游背侧光学层之间的关键过渡位置。
40nm背照式CMOS图像传感器前段金属介质集成：工艺流程、机理与失效传播
在完整流程中的角色 在 40nm 背照式（BSI）CMOS 图像传感器中，前金属电介质（PMD）模块充当已完成的前段工艺（FEOL）晶体管结构与第一层后段工艺（BEOL）金属互连之间的关键结构和电气桥梁。
40nm BSI CMOS图像传感器上层光学透明层与微透镜集成：工艺流程原理与物理机制
在完整流程中的角色 40nm BSI CMOS图像传感器的上层光学透明层与微透镜集成模块位于背面光学堆叠的最顶部，作为外部光学世界与硅光电二极管阵列之间的最终接口。
电介质抗反射涂层（DARC）：光学物理、工艺集成与先进节点微缩
介电抗反射涂层（DARC）是一种无机薄膜层，沉积在光刻胶堆叠的下方或内部，用于在光刻曝光期间抑制不需要的光学反射。
等效氧化层厚度（EOT）：物理原理与先进节点集成
等效氧化层厚度（EOT）是先进半导体制造中最基础的指标之一。其核心含义是：二氧化硅（SiO₂）层需要达到多厚，才能与采用不同材料、具有实际物理厚度的真实介质堆叠产生相同的单位面积栅极电容。
半导体制造中的层间介质（ILD）：物理原理、集成逻辑与先进节点演进
层间介质（ILD）是集成电路制造中最基础的薄膜之一。其核心作用是在导电结构之间沉积绝缘层——无论是前段工艺（FEOL）中栅极电极与源/漏接触之间的绝缘，还是后段工艺（BEOL）中金属互连层级之间的绝缘——以提供电气隔离…
等离子体增强氧化层（PEOX）：先进半导体制造中的基本原理、机理与集成
等离子体增强氧化层（PEOX）是一种使用等离子体增强化学气相沉积（PECVD）沉积的二氧化硅薄膜。该工艺利用电离气体驱动成膜化学反应，其衬底温度显著低于传统热化学气相沉积（CVD）所需的温度。
SOD：旋涂、固化与介质集成
旋涂介质（SOD）是一类通过将液态前驱体溶液分配到旋转的衬底上，利用离心力将溶液铺展成薄而均匀的薄膜，随后进行固化形成固态绝缘层的介质材料。
先进半导体制造中氧化物致密化的基础：机理、动力学与工艺集成
在现代半导体制造中，介质膜的质量直接决定了集成电路的电绝缘性、可靠性和性能。在所使用的各种介质中，二氧化硅和高-k金属氧化物无处不在，常用作栅极介质、隔离阻挡层和结构层。
第二层层间介电层 (ILD2) 工程：物理机制、先进材料与工艺集成
简介 在现代集成电路（IC）制造中，后段工艺（BEOL）互连系统负责在单片芯片上的数百万个晶体管之间传输电信号和电力。随着微缩趋势的持续，金属线及其间距的物理尺寸不断缩小，导致寄生电容和导线电阻增加。
双栅氧化层工程：先进CMOS制造中的物理原理、集成挑战与节点演进
在现代微电子技术中，互补金属氧化物半导体（CMOS）技术的持续微缩推动了前所未有的集成密度与处理性能。然而，器件尺寸的微缩在单个系统级芯片（SoC）内部引发了截然不同的工作电压需求。