引言
压力是半导体制造中最基本的热力学变量之一，它控制着气相传输、表面反应动力学、等离子体行为，甚至电子能带结构。在集成电路制造的背景下，压力指的是工艺腔室内气体分子施加在单位面积上的力，它直接决定了分子的平均自由程、物种间的碰撞频率以及质量传输与表面反应速率之间的平衡。（工程实践）
当考虑到依赖压力控制的工艺的多样性时，压力控制的重要性就显而易见了：化学气相沉积（CVD）、原子层沉积（ALD）、等离子体刻蚀、热氧化和物理气相沉积（PVD）都在从超高真空到近大气压的压力范围内运行。每个压力范围都创造了一个独特的物理环境，有利于特定的反应路径、薄膜微结构和刻蚀轮廓。随着器件几何尺寸从28纳米节点缩小到个位数纳米范围，对压力相关非均匀性的容忍度已急剧降低，这使得深入理解压力物理特性对工艺工程师至关重要。
除了作为工艺参数的作用外，压力还充当调控基本材料特性的旋钮。静水压力可以连续改变半导体晶体中的原子间距而不引入杂质无序，从而移动带隙，甚至驱动半导体-半金属转变。压力的这种双重角色——既作为工艺腔室中的工程变量，又作为电子结构的物理探针——使其成为半导体科学中一个独特的多功能参数。
Process map · 流程地图
把文章放回完整流程
在工艺流程中继续探索「pressure」
从 40nm 节点进入完整流程地图，不把你送到未经核对的步骤。
从完整流程地图进入，逐步查看模块关系、物理原理与 2.5D 截面演进。
物理与机理
气相传输与平均自由程
压力对半导体工艺影响的核心是气体动力学理论。平均自由程（气体分子在两次碰撞之间行进的平均距离）与总气体数密度成反比，而在给定温度下，总气体数密度又与压力成正比 （工程实践）。当压力从大气压（~760 Torr）降低到低压CVD（LPCVD）范围（~1 Torr）时，气相扩散率大约增加了760倍，因为分子经历的碰撞少得多。这种扩散率的显着增强对反应物如何到达晶圆表面具有深远的影响。
在CVD系统中，反应气体在参与表面反应之前，必须通过邻近衬底表面的边界层进行扩散。通过该边界层的质量传输系数取决于气体扩散率和边界层厚度 （工程实践）。降低压力导致扩散率的增加远远超过边界层厚度（仅增加三到十倍），从而使得质量传输系数净增加约一百倍。这种转变将工艺从质量传输限制区转移到表面反应限制区，在该区域内，沉积均匀性由温度控制而非气体流动动力学决定。
表面反应动力学与自限制化学
ALD利用低压、脉冲式前驱体输送来实现自限制表面化学吸附。在使用三甲基镓（TMGa）和臭氧进行氧化镓（Ga₂O₃）的ALD过程中，该工艺依赖于TMGa在Ga₂O₃表面上的解离吸附，形成Ga–CH₃表面物种，同时部分甲基基团以甲烷形式解吸。随后的臭氧脉冲完全氧化有机配体，形成Ga–O键并再生一个羟基封端的表面。这个循环通过配体交换实现逐层生长，并且自限制特性确保了薄膜厚度仅取决于反应循环次数，而非气相传输——这是在足够低的压力下运行以抑制气相反应的直接结果。
类似地，在使用 Sn(acac)₂ 和 H₂S 进行一硫化锡（SnS）的ALD中，表面反应机理遵循朗缪尔型饱和吸附，其中前驱体化学吸附和配体交换均进行完全，而与局域气相浓度变化无关。低压环境确保前驱体分子在无明显气相聚合或过早分解的情况下到达表面，从而保持了赋予ALD亚纳米厚度控制能力的自限制特性。
等离子体-压力耦合
在基于等离子体的工艺中，压力控制着电子能量、电离率和离子轰击能量之间复杂的相互作用。增加压力会增加可用于电离的气体分子数量，这最初会提高等离子体密度。然而，超过某个压力阈值后，气体分子与电子之间的碰撞限制了电子能量，从而降低了电离率并导致等离子体密度下降。更高的压力也会增加等离子体鞘层内的碰撞频率，这会使离子轨迹随机化并降低刻蚀的方向性——这是在高深宽比结构中实现各向异性轮廓的关键考量。
相反，降低压力会延长平均自由程，使离子能够以更少的碰撞穿过鞘层，并以更高的定向能量到达晶圆表面。在较低压力下运行的高密度等离子体（HDP）系统中，用于等离子体产生和晶圆偏置的独立电源能够实现对等离子体密度和离子能量的独立控制，从而解耦刻蚀的化学和物理组分。因此，压力作为一个主变量，同时影响刻蚀速率、选择性、轮廓控制和等离子体诱导损伤。
压力作为能带结构调谐参数
在工艺腔室之外，施加于半导体晶体的静水压力会连续改变晶格常数和电子轨道重叠，而不引入杂质散射。在诸如黑磷等窄带隙半导体中，压力在约1.5 GPa处将带隙从几百毫电子伏特抑制到零，驱动相同晶格结构内发生半导体-半金属的Lifshitz转变。k·p微扰理论描述了有效质量张量如何依赖于能带间的能量分离：
E_n(k) = E_n(0) + (ℏ²/2) k^T â k
其中â是有效质量张量，其分量在带隙闭合时发散，从而产生极轻的有效质量和高的载流子迁移率。砷化镓（GaAs）的带隙随压力增加而增加，速率约为12.6 × 10⁻⁶ eV·cm²/N，而硅的带隙随压力增加而减小，速率约为−2.4 × 10⁻⁶ eV·cm²/N，这反映了它们不同的能带边对称性。这些与压力相关的能带结构修饰是理解现代器件中应变工程和压阻效应的基础。
工艺原理
压力与沉积区域转变
CVD工艺中最重要的方向性关系是随着压力变化在质量传输限制区和表面反应限制区之间的转变。在较高压力下，边界层构成了一个显着的扩散阻挡层，沉积速率受限于反应物到达表面的速度。在此区域，晶圆间距、气体流动模式和反应器几何形状强烈影响均匀性。
在较低压力下，增强的扩散率使得质量传输远快于表面反应，工艺变为表面反应限制型。在此区域，温度成为控制沉积速率的主要变量，在热壁炉中温度均匀性必须控制在约±1°C以内。一个实际的后果是，LPCVD系统可以将晶圆垂直并紧密地堆叠在一起而不牺牲均匀性，从而显着提高产量——这种配置在大气压CVD（APCVD）系统中是不可能的，因为在APCVD系统中，质量传输限制会导致严重的耗尽效应。
压力对ALD保形性和成核的影响
在ALD工艺中，压力与暴露剂量和吹扫时间相互作用，以决定是否实现表面饱和。压力不足（或暴露不足）会导致表面覆盖不完全，而吹扫阶段过高的压力会截留残余的前驱体分子并引起类似CVD的寄生反应。高深宽比结构中成核层的保形覆盖率关键取决于在暴露步骤期间，在整个特征深度内维持足够的前驱体分压。
在使用多孔阳极氧化铝（PAA）模板制备二氧化钛（TiO₂）纳米管阵列的ALD过程中，自限制表面反应机理能够在孔壁上实现接近100%的保形覆盖，其中ALD循环次数直接决定壁厚。这种保形性水平之所以能够实现，仅仅是因为低压脉冲式输送确保了前驱体分子在反应之前能够深入渗透到高深宽比孔中——这是连续CVD在较高压力下无法匹敌的能力，因为在较高压力下气相反应会与表面反应竞争。
压力与选择性沉积
选择性沉积工艺利用压力调制的表面化学来实现区域选择性生长。在使用WF₆和硅烷（SiH₄）进行钨ALD的过程中，成核优先发生在富含Si–H键的硅表面上，而SiO₂表面则表现出较慢的成核速度。然而，随着循环次数的增加，SiH₄会吸附在SiO₂上并生成Si–H位点，最终导致不希望的钨成核。在WF₆脉冲期间引入氢气（H₂）会促进生成氟化氢（HF）的气相反应，HF会氟化SiO₂表面并抑制Si–H位点的形成，从而加宽选择性窗口。因此，H₂的分压直接控制着支撑选择性的表面钝化动力学。
等离子体刻蚀中的压力方向性
在等离子体刻蚀中，方向性关系已经确立：增加压力会增加鞘层区域内的碰撞频率，从而降低刻蚀方向性，同时最初会增加等离子体密度，但最终会由于电子能量限制而抑制等离子体密度。较高的压力会降低鞘层电压，从而降低离子能量和刻蚀的物理组分。工程师必须平衡这些竞争效应：较低的压力可以提高各向异性，但由于较低的基团密度可能会降低刻蚀速率；而较高的压力可以改善化学刻蚀，但会降低轮廓控制。这种权衡在自对准双重图形化流程中尤为关键，因为在该流程中，间隔物刻蚀的保真度直接决定了最终的临界尺寸均匀性。
挑战与失效模式
气相耗尽与均匀性退化
压力依赖型工艺中最持久的挑战之一是沿气体流动方向的反应物耗尽 （工程实践）。即使在表面反应限制区运行的LPCVD系统中，反应气体的耗尽也可能导致下游晶圆接收到的前驱体通量降低。工程师通过引入一个有意设计的温度梯度——下游温度更高——来加速反应速率并补偿反应物浓度的降低，从而进行补偿 （工程实践）。或者，分布式气体注入系统沿管长在多个点引入前驱体。未能管理耗尽会导致晶圆批次间出现系统性的厚度梯度。
ALD中的不饱和
当压力或暴露时间不足时，ALD工艺无法实现表面饱和，导致每个循环的亚单层生长和较差的保形性。这种失效模式在高深宽比特征中尤为突出，因为前驱体必须扩散到深沟槽或通孔底部 （工程实践）。如果前驱体的分压太低或脉冲之间的吹扫时间太短，来自前一个脉冲的残余分子可能会在气相中与进入的前驱体反应，产生类似CVD的非自限制沉积。这表现为不受控制的厚度、较差的台阶覆盖率以及增加的薄膜粗糙度 （工程实践）。
选择性沉积中失去选择性
在选择性钨ALD中，通过H₂介导的氟钝化实现的选择性本质上是暂时的——随着循环次数的增加，即使在氟化的SiO₂表面上也会最终发生成核。这种局限性源于每个循环过程中表面化学状态（羟基密度、Si–H形成）的演变，并且钝化效应逐渐被克服。这种失效模式表现为在非生长表面上的不希望的成核，导致器件结构中的短路或接触电阻增加。
高离子能量下的等离子体诱导损伤
在非常低的压力下，延长的平均自由程使得离子能够以高动能到达晶圆，这可能会对敏感层（如抗反射涂层材料或超薄栅介质）造成物理损伤。在标准反应离子刻蚀（RIE）系统中，离子能量的典型范围为10–700 eV，溅射产额随离子能量增加而增加，可能会从侧壁移除材料并改变刻蚀轮廓。平衡压力以在不超出损伤阈值的情况下实现足够的刻蚀方向性，是先进节点集成中的一个核心挑战。
CVD工艺中的界面退化
在铜上生长六方氮化硼（h-BN）的CVD过程中，界面处的氧插入会使生长中的薄膜失稳，而h-BN层下方的铜氧化是一个显着的失效模式。CVD腔室中残余气体（特别是氧气和水蒸气）的压力直接控制着这些退化过程的速率。即使在冷却过程中痕量的氧化性物种分压也能插入Cu/h-BN界面，损害薄膜的完整性和附着力。
技术节点演进
28纳米节点：LPCVD主导与工艺简化
在28纳米节点，平面晶体管架构广泛依赖LPCVD用于栅介质形成、间隔物沉积以及源/漏区的外延生长。相对较大的特征尺寸意味着纳米尺度上的压力相关非均匀性不那么关键，主要关注点是批量炉管中的晶圆间均匀性。运行在约0.25–2.0 Torr压力下的LPCVD工艺提供了足够的质量传输增强，从而实现紧密的晶圆间距和高产量，同时±1°C的温度控制确保了表面反应限制区内的沉积均匀性。
14纳米节点：FinFET几何结构与保形性挑战
向14纳米节点FinFET架构的过渡引入了具有高深宽比的三维鳍结构，极大地增加了对保形沉积和各向异性刻蚀的要求。 FinFET工艺流 需要用于间隔物和栅介质沉积的ALD工艺，其中在垂直鳍侧壁上的保形性变得至关重要。由低压脉冲式前驱体输送实现的ALD自限制表面化学，对于在复杂3D几何结构上实现均匀覆盖变得不可或缺。同时，等离子体刻蚀工艺需要更严格的压力控制来维持各向异性的鳍轮廓——在较高压力下由碰撞限制的方向性对于更窄的鳍尺寸变得不可接受。
7纳米节点及以下：多重图形化与极端控制
在7纳米节点，FinFET集成涉及多重图形化循环、自对准四重图形化以及日益复杂的刻蚀序列。随着临界尺寸接近某些条件下工艺气体的平均自由程，等离子体刻蚀的压力窗口进一步收窄。运行在最低压力（1–10 mTorr）下的HDP系统对于实现刻蚀高深宽比接触孔而不损伤周围结构所需的高等离子体密度和低离子能量变得至关重要。
对于沉积工艺，7纳米节点要求在深宽比超过50:1的特征中具有原子级厚度控制和保形性的ALD工艺。前驱体暴露期间的压力必须足以在饱和时间内将前驱体分子驱动到深特征底部，同时在吹扫期间压力必须足够低，以便在下一个脉冲之前完全去除副产物。工艺窗口的这种收紧推动了具有更快响应时间和更高精度的先进压力控制系统的发展 （工程实践）。
展望3纳米之后，全环绕栅极（GAA）晶体管架构和背面供电方案将对压力控制施加更严格的要求，因为纳米片沟道释放刻蚀和在悬浮沟道上的选择性外延生长将在当前压力调节技术的极限下运行。
相关工艺
压力与半导体制造中的众多相邻工艺步骤密切相关。在表面清洗中，从大气压湿法清洗到低压干法清洗的转变反映了支配CVD的相同质量传输原理——较低的压力增强了反应性物种进入窄特征的穿透力，并提高了反应副产物的挥发性。在热氧化中，压力通过其对硅表面氧化剂物种浓度的影响直接控制氧化生长速率。高压氧化系统加速了生长速率，能够在较低的热预算下实现更厚的栅氧化物——这是在先进器件中保持掺杂剂轮廓完整性的一个重要考量。在外延生长中，大气压CVD和减压CVD（RPCVD）之间的选择涉及与多晶硅沉积相同的区域转变：较低的压力减少了自掺杂效应并改善了厚度均匀性，但代价是降低了生长速率。 多晶硅 沉积工艺通常使用LPCVD在热壁炉管中跨大晶圆批次实现均匀沉积。
在快速热处理（RTP）和退火中，腔室压力不仅影响热环境（通过气体传导），还影响化学环境——痕量氧气或水蒸气分压会在高温退火期间引起非预期的氧化。 （工程实践）
未来展望
半导体制造中压力工程的未来指向几个新兴方向。首先，正在开发接近大气压运行的空间ALD系统，以克服传统时间ALD的产量限制，这需要新颖的方法来在更高压力下维持自限制化学。其次，对新颖前驱体化学（例如在Ga₂O₃ ALD中使用臭氧作为强氧化剂）的探索扩展了可沉积材料的范围，但也引入了新的依赖于压力的安全性和兼容性挑战。
第三，在基础材料物理领域，窄带隙半导体中的压力调谐量子输运继续揭示奇异的电子相，包括激子绝缘态和拓扑狄拉克半金属。虽然这些发现目前仍处于研究领域，但它们最终可能会为超越硅器件的压力工程电子材料的开发提供信息。
最后，随着先进节点的工艺窗口持续收窄，将实时压力传感与预测性工艺控制算法相结合将变得至关重要 （工程实践）。在压力瞬变表现为厚度或轮廓非均匀性之前，能够在毫秒内检测并纠正这些瞬变的能力，将成为在2纳米节点及以下实现高产率制造的关键使能技术。