28nm → 14nm · 代际工艺演进深度解析
28nm ↔ 14nm 半导体工艺代际演进对比
从二维平面晶体管向三维立构 FinFET 与自对准双重曝光（SADP）的历史跨越
从 28nm 到 14nm 是近四十年来晶体管物理架构最根本的转折点：二维平面沟道在栅长逼近 20nm 时遭遇毁灭性的短沟道效应与漏极诱导势垒降低（DIBL），14nm 通过构建垂直 3D 硅鳍片（FinFET），栅极三面紧密包裹，重建了近乎理想的静电控制；同时光刻突破瑞利衍射极限，首次引入自对准双重曝光（SADP）与自对准接触（SAC）。
一、关键物理指标与器件参数对照
下表汇总了从 28nm 演进至 14nm 时，在栅介质、图形化间距、短沟道电学控制与互连结构上的核心参数变化：
| 物理/工艺指标 | 28nm | 14nm | 演进物理意义 |
|---|---|---|---|
| 晶体管构型 | 2D 平面体硅 | 3D 鳍式 (Tri-Gate FinFET) | 三维静电全包围控制，彻底根除漏极穿通效应 |
| 光刻图形化机制 | 193nm 浸润式单次光刻 (Pitch ~80nm) | 自对准双重曝光 (SADP, 鳍节距 ~48nm) | 节距减半技术打破光学分辨率极限 |
| 接触多晶硅节距 (CPP) | ~115–120 nm | ~78 nm | 栅极接触节距紧缩超 32%，芯片面积缩减近 50% |
| 亚阈值摆幅 (Subthreshold Swing) | ~85–95 mV/dec | ~65–70 mV/dec (逼近极限 60) | 关断特性极陡，关态漏电流减小 10 倍以上 |
| 核心工作电压 (Vdd) | 0.9 V | 0.70–0.75 V | 电压大幅降低使同性能功耗节省超过 50% |
| 接触孔对准容差 | 受严格光刻套刻对准限制 | 自对准接触 (SAC) 绝缘帽保护 | 允许接触孔物理重叠栅极，无需额外开孔间隙 |
二、立体 3D 鳍片与静电全包围控制
28nm: 平面栅控 (仅顶部单面门控) → 14nm: 垂直硅鳍三面包覆 (FinFET)
28nm 平面器件依靠底部体硅耗尽层抑制漏电流，在栅长变短时漏极电场深入沟道破坏关断。14nm 将晶体管构造成仅宽 ~8nm、高 ~35-42nm 的垂直鳍条，栅极介质与金属从左、右、顶三面包夹，消除中心失控区，使亚阈值漏电降低一个数量级。
底层物理机理：短沟道特征长度 λ = sqrt((ε_ch / 2ε_ox) × t_fin × t_ox)。FinFET 通过极窄的鳍宽 t_fin 极大缩小了 λ，使栅极静电势能牢牢钳制沟道全段。
28nm 垫氮化硅层沉积，作为平面有源区硬掩膜
14nm 流动性 CVD 氧化物沉积，无孔隙填充密集鳍片窄槽
三、自对准双重曝光 (SADP) 节距减半
28nm: 193nm 浸润式单次光刻与刻蚀 → 14nm: 牺牲芯模 + 侧墙沉积与刻蚀抽取
14nm 鳍节距需压缩至 ~48nm，已远超 193nm 浸润式光刻瑞利分辨率极限（~80nm）。SADP 工艺先光刻出较粗的芯轴，在其表面原子级保形沉积侧墙薄膜，反应离子刻蚀去掉顶底侧墙，最后选择性湿法掏空芯轴，一条光刻线由此倍增为两根间距减半的高精度侧墙纳米鳍线。
底层物理机理：侧墙宽度仅由薄膜沉积厚度决定，具备埃级均匀性（3σ < 0.5nm），彻底摆脱了光刻机镜头像差与焦深窗口限制。
28nm 有源区垫氧层制备
14nm 鳍片侧壁衬氧化层保形沉积，修复刻蚀损伤
四、中段自对准接触 (SAC) 与栅极绝缘帽
28nm: 传统盲孔光刻对准 → 14nm: 自对准刻蚀 (SAC) + 栅顶 SiN 保护帽
当栅接触节距降至 80nm 以下时，接触孔稍有对准偏差就会切入金属栅极引起灾难性短路。14nm 在金属栅顶部刻出凹槽并填充致密的氮化硅绝缘帽。刻蚀源漏接触孔介质时，高选择性刻蚀气体在遇到栅顶氮化硅帽时自动停止，实现自对准成孔。
底层物理机理：高选择比刻蚀化学利用 C4F8/CH2F2 等等离子体在 SiN 表面生成富碳聚合物钝化层，而快速刻蚀氧化硅介质，选择比超过 15:1。
14nm 自对准接触掩膜：为自对准介质开口与金属接触提供刻蚀阻挡