14nm → 7nm · 代际工艺演进深度解析
14nm ↔ 7nm 半导体工艺代际演进对比
从自对准双重曝光到四重曝光（SAQP）、单扩散阻断（SDB）与钴互连革命
7nm 是深紫外（DUV）多重曝光技术的物理巅峰，晶体管密度相比 14nm 暴增近 3 倍（突破 90 MTr/mm²）。为了在浸润式光刻下刻出 ~27nm 极窄鳍节距，工艺演进至自对准四重曝光（SAQP）；标准单元全面攻克单扩散阻断（SDB），将单元高度由 9T 压缩至 6T；而在互连层，面对铜金属在 15nm 线宽下的电阻率暴增与电迁移失效，全面引入 M0 局部互连与 CVD 纯钴（Cobalt）金属化。
一、关键物理指标与器件参数对照
下表汇总了从 14nm 演进至 7nm 时，在栅介质、图形化间距、短沟道电学控制与互连结构上的核心参数变化：
| 物理/工艺指标 | 14nm | 7nm | 演进物理意义 |
|---|---|---|---|
| 鳍片节距倍频 | 2x 倍频 (SADP, 节距 ~48nm) | 4x 倍频 (SAQP, 节距 ~27nm) | 鳍片密度提高近一倍，单位硅面积有效沟道宽度大增 |
| 接触多晶硅节距 (CPP) | ~78 nm | ~54–57 nm | 器件栅间距压缩至极限，寄生电容与接触电阻控制要求极苛刻 |
| 标准单元高度 | 9 轨 (9T) | 6 轨 (6T) 高密度库 | 单元高度压缩 33%，推动晶体管集成度突破 90 MTr/mm² |
| 单元隔离方案 | 双扩散阻断 (DDB, 占用 2 个栅极) | 单扩散阻断 (SDB, 占用 1 个栅极) | 单元边界间距减半，消除哑栅浪费 |
| 底层互连金属 | M1 铜互连 (Cu / TaN) | M0 局部互连 + CVD 纯钴 (Co) 保护层 | 亚 20nm 导线抗电迁移寿命提升 100 倍以上 |
| 晶体管集成密度 | ~30–35 MTr/mm² | ~90–100 MTr/mm² | 晶体管密度提升近 3 倍，奠定现代先进 AI 芯片物理基石 |
二、自对准四重曝光 (SAQP) 纳米倍频
14nm: 单轮 SADP (芯模 1 + 侧墙 1) → 7nm: 双轮 SAQP (芯模 1 + 侧墙 1 + 侧墙 2 + 多重鳍切割)
14nm 采用一次 SADP（节距减半）。7nm 在没有普及 EUV 的阶段，通过在第一级侧墙转移后的次级芯模外壁再次沉积第二级超薄侧墙，将初始 ~108nm 的粗光刻线条连续倍乘 4 次，最终刻出节距仅 ~27nm 的纳米鳍线阵列，并通过多轮有源鳍切割移除多余哑鳍。
底层物理机理：SAQP 最终鳍片厚度与间距由两层不同化学材料（如 SiO2 与 Si3N4）的保形沉积厚度决定，套刻误差对关键尺寸（CD）的影响降至最低。
14nm 自对准掩膜基底层
7nm SAQP 初始垫氧热生长，为纳米鳍阵列多重刻蚀准备界面缓冲
三、单扩散阻断 (SDB) 与 6T 超高密度单元
14nm: 双扩散阻断 (DDB, 2 栅极隔离) → 7nm: 单扩散阻断 (SDB, 1 栅极内绝缘切割)
14nm 逻辑门单元边界采用 DDB，需要消耗两个栅极节距的空位用于物理绝缘。7nm 攻克极高难度的单扩散阻断（SDB）工艺：在替换金属栅（RMG）完成后，精准刻穿单个假栅位置的鳍片沟道，并充填高绝缘介质，将单元隔离空间缩短 50%，使标准单元库高度降至 6 轨（6T）。
底层物理机理：SDB 刻蚀深宽比极高且邻近工作沟道，必须消除刻蚀机械应力释放对相邻有源区应变和阈值电压的扰动。
7nm 氮化硅硬掩膜沉积，提供高选择性刻蚀阻挡
四、M0 局部互连与 CVD 纯钴 (Cobalt) 革命
14nm: M1 铜金属化 + 传统 Ta/TaN 阻挡层 → 7nm: 局部互连 M0 + CVD 纯钴 (Co) 衬层/覆盖层
当导线线宽缩小至 sub-15nm 时，传统铜互连遭遇物理瓶颈：铜的电子平均自由程（39nm）大于线宽，晶界与表面散射导致电阻率呈指数暴增，且高电流密度下极易发生电迁移空洞失效。7nm 首次在 M1 下方引入自对准色调反转的 M0 局部互连，并在接触与底层金属中广泛引入化学气相沉积纯钴（CVD Co），彻底克服电迁移失效。
底层物理机理：纯钴的晶体结合力与熔点远高于铜，热与电场诱导的晶界原子自扩散激活能大幅提升，在兆安培级电流密度下依然保持物理稳定。