引言
热氧化是半导体制造中最基础的工艺步骤之一，涉及硅衬底与氧化气氛（通常是分子氧O₂或水蒸气H₂O）在高温下的受控反应，以形成二氧化硅SiO₂。该工艺在薄膜制备技术中独树一帜，因为氧化物是由衬底自身生长而成，能产生异常纯净、高质量的介电层，并与下方的硅形成近乎完美的界面。这种自形成界面是氧化工艺在集成电路制造中不可或缺的主要原因。
氧化的重要性体现在多个方面：栅极介电层形成、隔离沟槽填充、用于表面清洁的牺牲氧化层生长以及在离子注入过程中使用的屏蔽氧化层。SiO₂/Si界面在所有介电层/半导体系统中具有最低的界面陷阱密度之一，这直接支撑了金属氧化物半导体场效应晶体管（MOSFET）的电性能。除了优良的电学质量，热生长SiO₂还作为抗掺杂扩散的优异掩蔽层，使得能够通过图案化的氧化层窗口实现选择性掺杂。
从器件物理学角度来看，栅极氧化层的质量直接决定了晶体管的阈值电压稳定性、沟道迁移率和漏电特性。即使业界在先进节点已转向沉积高κ介电层，热氧化对于形成界面SiO₂层、牺牲氧化层和浅槽隔离衬垫层仍然至关重要。因此，掌握控制氧化动力学的物理和化学机制，对于任何希望精通器件制造的半导体工艺工程师或学生来说都是必不可少的。关于一个具体应用的深入探讨，请参阅我们关于栅极氧化的文章。
物理原理与机制
Deal–Grove 框架
氧化理论的核心是1965年提出的Deal–Grove模型，它将硅的热氧化描述为三个依次进行的输运和反应步骤：(1) 氧化剂从气相到氧化层表面的输运，(2) 氧化剂穿过现有氧化层的扩散，以及(3) 在Si/SiO₂界面的化学反应以形成新的氧化物。该模型假设稳态通量连续性，即到达表面的氧化剂通量等于穿过氧化层扩散的通量和在界面处消耗的通量。
气相输运用类似于牛顿冷却定律的线性近似来描述，其中通量F₁与氧化层中氧化剂的平衡浓度(C*)和实际表面浓度(C₀)之差成正比。平衡浓度遵循亨利定律：C* = Kp，其中K是亨利常数，p是氧化剂的分压。通过氧化层的扩散遵循菲克定律，F₂ = D_eff(dC/dx)，其中D_eff是有效扩散系数。在稳态假设下，氧化层内的浓度梯度是线性的，界面反应速率与界面处的氧化剂浓度成正比。
由此产生的统一动力学方程为：
x₀² + A·x₀ = B(t + τ)
其中x₀是氧化层厚度，t是氧化时间，A是一个与线性速率常数相关的参数，B是抛物线速率常数，τ是有效的初始时间校正项。该方程简洁地描述了两种极限情况：对于薄氧化层，界面反应是限速步骤，生长近似线性（x₀ ∝ t）；对于较厚的氧化层，穿过生长中氧化层的扩散成为瓶颈，生长遵循抛物线规律（x₀ ∝ √t）。
化学反应原理
在干氧氧化中，总化学反应式为：
Si + O₂ → SiO₂
在湿氧氧化中，反应式为：
Si + 2H₂O → SiO₂ + 2H₂
氧化物种分别是分子O₂和H₂O，这与亨利定律的假设一致。反应发生在Si/SiO₂界面，这意味着随着氧化层的生长，硅被消耗。伴随此反应的体积膨胀是显著的：一个单位体积的硅转化为大约2.2倍体积的SiO₂。由于衬底限制了横向膨胀，氧化层向上生长，最终氧化层厚度的大约46%位于原始硅表面以下，54%位于其上。
界面硅原子发射模型
虽然Deal–Grove模型提供了一个优秀的宏观框架，但它在描述超薄氧化层初始快速氧化以及干氧和湿氧氧化之间的差异方面存在已知的局限性。界面硅原子发射模型通过认识到Si/SiO₂界面处的氧化反应伴随着硅间隙原子向氧化层和衬底中的发射，填补了这些空白。这些硅间隙原子会抑制界面处新反应位点的形成，从而创建了一个调节界面反应速率的反馈机制。
在干氧氧化中，硅的发射速率很高，导致界面附近存在高浓度的硅间隙原子，这些间隙原子随时间推移抑制了界面反应速率常数。这种抑制是在干燥O₂气氛中观察到的初始氧化增强现象背后的机制——随着氧化进行和间隙原子浓度积累，反应速率常数k会降低。在湿氧氧化中，硅的发射速率显著降低——大约只有干氧氧化的五分之一——因此界面硅间隙原子浓度保持较低，自抑制效应较弱，湿氧氧化表现出可忽略的初始氧化增强，且氧化速率与压力呈线性关系。
该模型也为氧化增强扩散（OED）和氧化层错（OSF）提供了统一的解释，这两种现象都是由氧化过程中过量硅间隙原子注入衬底引起的。湿氧和干氧氧化之间硅发射率的差异与两种气氛下观察到的OSF尺寸差异一致。
体积膨胀与应力效应
硅氧化过程中2.2倍的体积膨胀对器件集成有着深远的影响。在平坦表面上，膨胀主要通过向上生长来适应 （工程实践）。然而，在成形或图形化的表面上——例如在硅局部氧化（LOCOS）结构中——膨胀会受到横向约束，在氧化层中产生压应力，在周围硅中产生拉应力。这种应力以两种方式影响氧化动力学：它会减缓氧化剂通过受应力氧化层的扩散，并可能改变界面反应速率。SiO₂的粘弹性特性在此起作用，约950–1000°C处存在一个转变温度，应力松弛行为在此发生变化，导致抛物线速率常数的活化能出现可观察到的转折点。
工艺原理
温度效应
温度是热氧化中影响最大的参数，它通过阿伦尼乌斯型关系影响所有三个动力学步骤——气相输运、扩散和界面反应。升高温度会提高氧化剂在SiO₂中的平衡溶解度，增加氧化剂通过氧化层的扩散系数，并加速界面化学反应。净效果是，更高的温度同时增加了线性和抛物线速率常数，缩短了达到目标氧化层厚度所需的时间。
温度效应的方向是明确的：更高温度 → 在线性和抛物线两种机制下均导致更快的氧化。然而，存在一些微妙之处 （工程实践）。界面反应的活化能与扩散的活化能不同，因此两种限速机制的相对重要性会随温度变化。此外，SiO₂中的粘弹性转变在约950–1000°C附近引入了非阿伦尼乌斯行为，此时氧化层的应力状态发生变化，有效氧化速率偏离简单的热活化。
氧化剂气氛：干氧与湿氧
氧化剂气氛的选择从根本上改变最终氧化层的速率和质量。水蒸气在SiO₂中的溶解度比O₂大约高三个数量级，并且它在氧化层中扩散得更快。因此，湿氧氧化进行的速率远快于干氧氧化，使其成为生长厚氧化层（如场氧化层或隔离氧化层）的首选。干氧氧化较慢，但能产生更致密、更高质量的氧化层，并具有优异的界面特性，使其成为生长薄栅氧化层的首选方法。
两种气氛下的压力依赖性也不同 （工程实践）。在湿氧氧化中，氧化速率大约与水蒸气分压成线性正比，因为界面硅发射速率低，且反应速率常数在较高压力下不会显著受到抑制。在干氧氧化中，氧化速率与O₂压力呈次线性关系（与p^n成正比，其中n < 1），因为较高压力会导致更多的硅间隙原子发射，从而抑制界面反应速率。
晶体取向
硅表面取向影响Si/SiO₂界面处可用键合位点的密度。与(100)取向硅相比，(111)取向硅具有更高的表面原子密度，导致(111)衬底具有更高的线性速率常数。抛物线速率常数受穿过氧化层的扩散控制而非界面反应，因此对取向相对不敏感。
衬底掺杂
重掺杂硅衬底的氧化速率快于轻掺杂衬底，尤其是在线性机制下。这种效应是由于高掺杂浓度可以通过Si/SiO₂界面的能带弯曲效应增强界面反应速率。氧化层中的德拜长度，它表征空间电荷效应显著的距离，在初始氧化阶段起着作用。关于掺杂如何影响半导体特性的详细论述，请参阅我们关于热扩散的文章。
压力
高压氧化（高压力氧化）增加了氧化剂在氧化层中的平衡浓度（根据亨利定律，C* ∝ p），直接增加了通过氧化层的扩散通量和界面处的浓度。这在线性和抛物线两种机制下都加速了氧化，允许在较低温度或更短时间内生长更厚的氧化层——这在热预算限制严格时是一项有价值的能力。
挑战与失效模式
初始快速生长与超薄氧化层控制
氧化中最持久的挑战之一是在超薄氧化层（通常低于约20-30 nm）的初始阶段观察到的异常快速生长。Deal–Grove模型低估了这一阶段的生长，界面硅原子发射模型通过反应速率常数的时变抑制部分解释了这一点。然而，空间电荷效应、表面制备条件和氧化层中的德拜长度等其他因素也起作用。对于超薄栅氧化层，这种非理想行为使得精确的厚度控制变得极其困难，并促使业界转向使用沉积介电层用于亚2nm栅氧化层。关于这一演变的更多信息，请参阅我们关于栅极氧化的文章。
应力诱导缺陷
氧化过程中2.2倍的体积膨胀会产生显著应力，特别是在非平面或图形化结构中。在LOCOS技术中，氮化物掩模下的横向氧化形成了特征性的"鸟嘴"过渡区域，这会消耗有源区并引入应力不均匀性。在成形结构中，应力不易被容纳，可能导致硅衬底中产生位错、氧化诱导层错（OSF），甚至在极端条件下导致氧化层开裂。
非均匀氧化层厚度
晶圆间温度均匀性的变化、气体流动动力学以及局部掺杂浓度可能导致晶圆内和晶圆间的厚度不均匀性。由于氧化层厚度直接影响阈值电压和栅电容等器件参数，即使是微小的变化也可能导致显著的器件参数分布。在晶圆边缘，由于气体流型和温度分布更难控制，这个问题更加突出 （工程实践）。
界面质量与污染
Si/SiO₂界面的质量对器件性能至关重要。氧化前硅表面的金属污染、有机残留或颗粒物可能会被掺入氧化层或困在界面处，形成电荷陷阱和漏电路径。即使是痕量水平的金属污染物（如Fe, Cu或Na）也会严重降低氧化层完整性，并导致器件可靠性失效，例如与时间相关的介电击穿（TDDB）。关于处理界面态的工艺，请参阅我们关于成型气体退火的文章。
图形负载效应
在图形化晶圆中，裸露硅的局部密度通过两种机制影响氧化速率：紧密堆积区域中氧化剂的消耗以及相邻特征之间的应力相互作用。具有高硅暴露面积的区域会局部消耗更多氧化剂，可能导致气氛枯竭并降低局部氧化速率——这种现象称为图形负载。在特征尺寸接近横向氧化剂扩散变得相关的尺度时，这在先进节点尤为棘手。
技术节点演进
28nm及以上：平面CMOS
在28nm及以上节点，平面CMOS晶体管依赖热生长的SiO₂作为栅极介电层，典型的栅氧化层厚度仍在Deal–Grove动力学能够合理适用的范围内。湿氧氧化用于厚场氧化层和隔离结构，而干氧氧化用于栅氧化层生长。 28nm平面工艺流程很好地代表了这一时代，其中LOCOS或浅槽隔离（STI）氧化层是通过热生长形成的。热预算仍然相对宽松，基于炉管的批式氧化是标准方法。
14nm：FinFET 转型
向14nm节点FinFET架构的过渡（14nm FinFET工艺流程）根本上改变了氧化要求。三维鳍结构引入了非平面表面，使得应力和体积膨胀效应变得复杂得多 （工程实践）。在鳍侧壁上的氧化——在(100)取向衬底上为(110)取向——引入了取向依赖的动力学，这在工艺设计中必须考虑。此外，栅极介电层已转向高κ材料（如HfO₂），通过原子层沉积（ALD）沉积，但为了保护沟道迁移率，仍会热生长一层薄的界面SiO₂层。
14nm的热预算变得显著收紧，这是由于需要维持浅结和保护离子注入建立的掺杂分布。这推动了快速热处理（RTP）和单晶圆氧化腔室的应用，它们能够在短工艺时间内实现精确的温度控制。关于此主题的更多信息，请参阅我们的文章快速热处理。
7nm及以下
在7nm节点（7nm FinFET工艺流程）及以下，热氧化的作用已发生显著变化。栅极介电层现在完全采用沉积的高κ材料，界面氧化层经过精心设计——通常通过受控的化学氧化层生长或快速热氧化，而非传统的炉管工艺。热预算极其紧张，因为必须最小化掺杂剂扩散以保持超浅结。
氧化对于牺牲氧化层生长（用于外延前的表面清洁和氢终止）、STI衬垫氧化层以及栅极间隔层形成仍然至关重要。然而，工艺窗口已急剧收窄，氧化与相邻工艺步骤（如源漏凹槽和外延生长）之间的相互作用必须仔细地协同优化。
在最先进的节点，包括全环绕栅极（GAA）架构，挑战扩展到纳米片或纳米线沟道的氧化，其中非平面几何形状和极端尺寸挑战了Deal–Grove模型的适用性。应力效应、取向依赖的动力学以及同时在沟道所有表面上进行保形氧化的需求，代表了氧化工艺工程的前沿挑战。
相关工艺
热氧化并非孤立存在；它与众多相邻工艺步骤紧密相连。牺牲氧化层生长后接刻蚀是一种标准的表面制备技术，可在关键步骤（如栅氧化层形成或外延沉积）之前去除受损的硅和污染物。氧化步骤产生清洁、高质量的Si/SiO₂界面，随后通过氢氟酸（HF）刻蚀去除氧化层，暴露出纯净的硅表面。
屏蔽氧化层在离子注入前生长，以防止沟道效应并保护硅表面免受污染。这些薄氧化层随后被去除 （工程实践）。氧化工艺还与掺杂分布相互作用：氧化过程中注入的硅间隙原子会驱动掺杂剂的氧化增强扩散，这在结设计中必须加以考虑。关于如何管理掺杂剂分布的讨论，请参阅我们关于热扩散的文章。
在氧化之后，特别是对于栅极介电层，通常会进行氧化后退火——无论是在氮气、一氧化二氮还是成型气体中——以改善界面质量并降低陷阱密度。 成型气体退火对于钝化Si/SiO₂界面的悬挂键、降低界面陷阱密度（D_it）和提高沟道迁移率尤为重要。
在隔离技术中，LOCOS工艺直接利用了硅的体积膨胀和横向氧化行为。 有源区定义步骤依赖于场氧化层的质量和均匀性，而向STI的过渡需要在氧化物沉积和化学机械抛光（CMP）方面进行重大创新，以取代用于隔离填充的热氧化，尽管热衬垫氧化层仍然重要。
未来展望
热氧化在半导体制造中的未来在于几个新兴方向。首先，随着器件向三维架构（如GAA纳米片和互补FET（CFET））过渡，在复杂几何形状上进行保形和取向无关氧化的需求将推动新工艺技术的发展，可能包括等离子体增强氧化或带有精心控制应力管理的低压氧化。
其次，新型沟道材料（如SiGe、锗和III-V族化合物）的集成需要理解硅以外的氧化机制。例如，Cu薄膜的热氧化表明不同材料表现出根本不同的氧化相行为，其中温度、分压和晶体取向共同决定最终的氧化相。锗和III-V族氧化物预计也会出现类似的复杂性，其中热力学稳定的氧化物可能不具有SiO₂在硅上那种优异的界面性质。
第三，氧化在新兴存储技术——如电阻式RAM（RRAM），其中可控的氧化物形成是器件操作的核心——中的作用需要达到原子级别的精度，这超越了传统炉管或RTP的能力。如专利文献中所示，将ALD与热氧化相结合，其中通过ALD沉积的硅基介电层随后进行热氧化，代表了一种混合方法，利用了ALD的保形性和热氧化的界面质量。
最后，机器学习和物理信息过程建模开始在产品开发中发挥作用，提供了优化多参数氧化制程的潜力，同时考虑了温度、压力、气氛、取向、掺杂和应力之间的复杂相互作用，而经典模型只能近似处理这些因素。
参考文献
- B. E. Deal and A. S. Grove, "General Relationship for the Thermal Oxidation of Silicon," J. Appl. Phys., 1965.
- K. Watanabe et al., "Simulation of wet oxidation of silicon based on the interfacial silicon emission model and comparison with dry oxidation," J. Appl. Phys., 2001.
- R. Choudhary et al., "Oxidation mechanism of thin Cu films: A gateway towards the formation of single oxide phase," AIP Advances, 2018 .
- R. F. Pierret, Modern Semiconductor Devices for Integrated Circuits - Device Fabrication Technology, 2010 .
- J. D. Plummer, M. D. Deal, and P. B. Griffin, Silicon VLSI Technology, 2000 (Engineering Practice).
- 美国专利申请 US-2025305135-A1, "Semiconductor device with spacer layers formed by precursor compound, film deposited with the same, and method of manufacturing the film," 2024.
- 美国专利 US-12289913-B1, "Device with metal field plate extension," 2024.