引言
栅极氧化（GOX）是在硅衬底上通过热工艺生长一层薄且高质量的二氧化硅（SiO₂）层，用作金属-氧化物-半导体场效应晶体管（MOSFET）中的栅极介质 。这一看似简单的步骤在半导体制造中最为关键，因为栅极介质直接决定了阈值电压、沟道迁移率、漏电流以及器件的长期可靠性 。GOX过程中形成的SiO₂层既充当栅电极与半导体沟道之间的物理绝缘体，又充当静电耦合介质，使栅极电压能够调制硅表面的载流子浓度 。
GOX的重要性怎么强调都不为过*（工程实践）*。在MOS电容器中，施加的栅极电压分布在氧化物和半导体表面电势之间，氧化物电场控制着界面处的能带弯曲 。具有低界面陷阱密度的优质栅极氧化物可确保强电容耦合，从而转化为高效的沟道控制、高驱动电流和低亚阈值漏电流 。相反，Si-SiO₂界面处的缺陷会散射沟道载流子、改变阈值电压并降低迁移率——这些效应随着器件尺寸缩小而愈发严重 。
历史上，GOX是通过将清洗后的硅表面暴露于氧化气氛——无论是干氧O₂还是湿氧H₂O蒸气——在高温炉管或快速热处理腔室中进行 。氧化剂、温度和气氛成分的选择共同决定了生长动力学、薄膜密度和界面质量 。随着半导体技术从微米级器件发展到10纳米以下节点，对GOX的要求发生了巨大变化，需要引入诸如自由基氧化、等离子体氮化和与高介电常数（高k）介质集成等创新技术 。
物理原理与机制
热氧化动力学
GOX的基本机制是硅的热氧化，其中氧化剂物种（O₂或H₂O）通过现有氧化层扩散到达Si-SiO₂界面，在那里与硅原子反应形成新的SiO₂ 。这个过程遵循著名的Deal-Grove模型，该模型描述了两种区域：在薄氧化层厚度下的线性区域，此时表面反应速率是限制步骤；以及在较厚氧化物下的抛物线区域，此时氧化剂通过氧化物的扩散成为瓶颈*（工程实践）*。伴随硅转化为SiO₂的体积膨胀——约为原始硅体积的2.2倍——在界面处产生压应力，这可能影响受限几何结构（如沟槽侧壁）中的氧化速率 。
在干氧氧化的情况下，反应进行如下：
Si + O₂ → SiO₂
对于湿氧氧化，反应为：
Si + 2H₂O → SiO₂ + 2H₂
由于H₂O分子在SiO₂中具有更高的扩散率以及与水相关物种在氧化物网络中有更高的溶解度，湿氧氧化通常进行得更快*（工程实践）*。然而，湿法生长的氧化物通常密度较低，并且在界面处具有更高的氢含量，这可能会影响可靠性 。干氧氧化产生更致密、质量更高的薄膜，因此对于电气完整性至关重要的栅极介质来说是优选方案 。
界面物理与能带弯曲
栅极氧化物的电气质量从根本上由Si-SiO₂界面的物理性质决定 。当施加栅极电压时，穿过氧化物产生的电场导致半导体中发生能带弯曲，使表面处导带和价带相对于费米能级发生移动 。这种能带弯曲使得栅极能够积累、耗尽或反型表面载流子群体 。平带电压——表面电场为零时的栅极偏压——是所有MOS偏压分析的参考点，取决于栅极和半导体材料之间的功函数差 。
界面陷阱是存在于带隙内的局域电子态，源于Si-SiO₂边界处的悬挂键或应变键，它们会扰乱这种理想的静电图像 。这些陷阱可以捕获和发射载流子，导致阈值电压不稳定、通过库仑散射降低沟道迁移率以及增加低频噪声*（工程实践）*。因此，界面陷阱密度（Dit）是衡量GOX质量的首要指标 。氧化后退火期间（例如形成气体退火）的氢钝化可以饱和悬挂键并降低Dit，尽管这种改善必须与潜在的可靠性问题进行权衡 。
氧化过程中点缺陷的产生
GOX一个常被忽视但重要的方面是氧化界面处硅自间隙原子的产生 。在氧化过程中，并非所有被消耗的硅原子都成为SiO₂晶格的一部分——有一部分作为间隙原子被注入到硅体材料中 。间隙原子产生与界面处复合之间的平衡决定了是否存在点缺陷进入衬底的净通量 。这些间隙原子可以与体材料中的掺杂剂原子相互作用，通过与局部点缺陷浓度成正比的机制增强掺杂剂的扩散能力 。这种氧化增强扩散效应必须在工艺设计中加以考虑，因为它会以影响短沟道行为的方式改变结深和掺杂分布 。
工艺原理
温度和环境效应
氧化温度是GOX中影响力最大的单一参数，因为它同时控制反应速率和所得氧化物的质量 。更高的温度会增加氧化剂物种的动能，加速表面反应速率，并促进界面处的原子重排，从而降低缺陷密度 。然而，过高的温度可能导致衬底中不必要的掺杂剂再分布——这种效应与热扩散密切相关——并且可能超出先前形成结的热预算限制 。干氧和湿氧气氛的选择涉及一个权衡：干O₂产生优越的电气质量但生长较慢，而湿H₂O能够实现更快的生长，但代价是薄膜密度略低且氢含量更高*（工程实践）*。
在先进工艺中，原位水汽生成（ISSG）已经成为一种混合方法，它利用来自热解或等离子体增强反应产生的自由基物种，在降低的热预算下实现高质量氧化*（工程实践）*。自由基氧化机制涉及高活性氧物种，它们能够在较低温度下形成SiO₂，同时仍能生产致密、高质量的薄膜 。这对于传统热氧化速率随表面取向和曲率变化的三维结构尤其有价值 。
压力和气氛控制
氧化压力直接调节Si-SiO₂界面处的氧化剂浓度，从而控制生长速率 。高压氧化可以在较低温度下加速生长，减少热预算同时保持薄膜质量 。相反，减压可以为超薄栅极氧化物提供更精细的厚度控制 。气氛成分——包括痕量杂质如氢、氮或含氯物种——也起着关键作用*（工程实践）*。氢可以在生长过程中钝化界面陷阱，而氮的掺入可以通过加强Si-O网络并抑制来自掺杂多晶硅栅极的硼渗透来提高氧化物可靠性 。
氧化前表面准备
氧化前硅表面的状态深刻影响界面质量 。残留的自然氧化层、金属污染、碳残留物或表面粗糙度都可能导致缺陷成核并扩展到栅极介质中 。为此，GOX通常之前会进行强力清洗——通常涉及氢氟酸（HF）浸泡、RCA清洗或专门的表面处理——以产生原子级洁净、氢终止的硅表面 。对于碳化硅（SiC）衬底，氧化前清洗更为关键，因为留在界面处的碳簇会产生深能级陷阱，严重降低沟道迁移率 。专利文献描述了这样的工艺：清洗后的SiC表面在介质沉积前从未暴露于氧化气氛，并引入含氮钝化层以稳定Si-C键并降低界面态密度 。
三维结构中的台阶覆盖
随着晶体管架构变得三维化——从鳍式场效应晶体管（FinFET）到全环绕栅极（GAA）结构——在所有暴露的硅表面上实现均匀的GOX厚度已成为一个主要挑战 。热氧化速率取决于晶体取向、表面曲率和局部应力条件 。在用于动态随机存取存储器（DRAM）的埋入式沟道阵列晶体管（BCAT）结构中，由于受限几何结构中体积膨胀产生的压应力，侧壁与底表面上的氧化物厚度可能存在显著差异 。先进的GOX方案，如ISSG–ALD–ISSG（IAI）序列，结合了原子层沉积（ALD）的保形性与自由基氧化的界面质量，以在复杂的三维图案中实现均匀、高质量的栅极氧化物 。
挑战与失效模式
氧化物击穿与时变介质击穿
GOX中最灾难性的失效模式之一是介质击穿，当穿过氧化物的电场超过SiO₂的本征击穿强度时发生 。击穿可以是瞬时的（本征击穿），也可以是随着器件工作通过时变介质击穿（TDDB）逐渐发展的 。TDDB是由持续电场应力下（特别是在高温工作条件下）界面处弱Si-O和Si-Si键的渐进断裂驱动的 。每个断裂的键创造一个陷阱电荷位点，这些位点的积累最终形成穿过氧化物的导电渗流路径 。因此，长期在高场下工作会导致阈值电压漂移，并最终导致破坏性击穿 。
隧穿漏电流
随着技术微缩导致栅极氧化物厚度减小，量子力学隧穿成为主导的漏电机理 。对于厚度低于约1.5纳米的SiO₂薄膜，直接隧穿电流随厚度减小呈指数级上升，成为进一步微缩最严重的限制因素 。这种漏电流导致静态功耗，并可能干扰电路功能 。从SiO₂到高k介质（如氧化铪HfO₂）的转变主要是为了在保持相同等效氧化物厚度（EOT）的同时增加物理厚度——从而抑制隧穿 。
界面陷阱产生
界面陷阱是GOX质量的一个持续挑战*（工程实践）*。在硅基系统中，这些陷阱主要源于Si-SiO₂边界处的悬挂键和亚氧化物态 。在更先进的材料系统（如锗Ge或硅锗SiGe）中，情况更为复杂，因为锗氧化物在热力学上不稳定，容易形成具有高缺陷密度的亚氧化物 。研究表明，GeOₓ/Ge界面处的Dit与界面层厚度普遍相关：由于不完全氧化态，更薄的GeOₓ导致更高的Dit，需要大约一个GeO₂单胞的物理极限来充分钝化界面 。类似地，在TiN/Y₂O₃/SiGe栅极堆栈中，具有扭曲键角的Ge-O键在带隙内产生缺陷态，后金属化退火可以修复这些扭曲键，但只能达到一定程度 。
硼渗透与掺杂剂扩散
在使用硼掺杂多晶硅栅极的p沟道MOSFET工艺中，硼可以在后续高温步骤中穿过薄栅极氧化物扩散到硅衬底中 。这种渗透会改变阈值电压并降低氧化物可靠性 。栅极氧化物中的氮掺入——通过诸如等离子体氮化氧化物形成（PNOF）等工艺——可以形成一个扩散势垒，抑制硼渗透，同时提高氧化物介电强度 。然而，界面处过量的氮会增加Dit并降低沟道迁移率，需要仔细优化 。
三维几何结构中的非均匀性
在先进的三维晶体管结构中，在所有表面上实现均匀的GOX厚度和质量极具挑战性 。由于应力效应和自由基传输限制，ISSG氧化在侧壁和底表面上产生不同的速率，而ALD提供了更好的保形性，但可能无法达到相同的界面质量 。IAI方法通过使用ISSG形成初始的高质量界面层、使用ALD均匀增加厚度以及最终ISSG步骤致密化和修复陷阱来解决这个问题——但即使这种方法也有其局限性，并且它实现的双栅极结构可能在字线电阻和均匀性方面引入权衡 。
技术节点演进
28纳米时代及以后
在28纳米技术节点，使用传统SiO₂基栅极介质的平面MOSFET仍然可行，尽管氮氧化硅（氮掺杂SiO₂）已基本取代纯SiO₂以提高可靠性并抑制硼渗透 。28nm平面工艺流程代表了硅热氧化仍是高性能逻辑器件主要栅极介质形成方法的最后一代 。栅极氧化物厚度已接近直接隧穿区域，驱动电流（需要薄氧化物以实现高电容）和漏电流（需要厚氧化物以实现低隧穿）之间的权衡变得严峻 。
14纳米节点向高k/金属栅极的转变
14纳米节点标志着采用高k/金属栅极（HKMG）堆栈的FinFET架构的广泛采用 。在这种范式中，传统的热生长SiO₂栅极氧化物被一个薄的界面SiO₂层（通常由热氧化或ISSG生长）覆盖一层由ALD沉积的高k介质（如HfO₂）所取代 。14nm FinFET工艺流程展示了这种转变 。界面氧化物仍然至关重要，因为它提供了决定沟道迁移率的高质量Si-SiO₂界面，而高k层则提供了电容，而没有等效厚度SiO₂薄膜的隧穿损失 。在此背景下，GOX从一个独立工艺演变为更复杂介质堆栈中的界面层形成步骤 。
7纳米与微缩的极限
在7纳米节点及以后，7nm FinFET工艺流程展示了进一步的改进 。界面氧化层必须非常薄——接近由于不完全键钝化导致Dit开始增加的物理极限 。对锗和SiGe沟道的研究表明，在保持低Dit的同时实现亚纳米EOT需要复杂的氧化策略，如等离子体后氧化，其中超薄ALD覆盖层既充当保护屏障又充当氧扩散控制器，允许对下方半导体表面进行选择性氧化 。界面层厚度与Dit之间的相关性跨材料系统普遍存在，表明在极端微缩下界面质量存在基本物理极限 。
DRAM微缩与先进GOX方案
在存储器技术中，DRAM微缩走了一条平行但不同的路径 。用于亚17纳米DRAM的DWF-BCAT结构采用了IAI栅极氧化物工艺，利用高温自由基氧化和ALD的协同作用，在复杂的三维图案中同时实现界面质量和厚度均匀性 。这种方法还结合了等离子体氮化以抑制钨和多晶硅栅极材料之间的相互扩散，降低界面电阻并改善写入速度 。关键见解是，先进的GOX不再是一个单步热工艺，而是一个必须与整个栅极堆栈架构协同优化的多步序列 。
相关工艺
GOX并非孤立存在——它与众多相邻工艺步骤密切相关*（工程实践）*。氧化前清洗序列直接决定初始表面状态，从而影响可实现的界面质量 。在GOX之后，多晶硅栅电极通过低压化学气相沉积（LPCVD）沉积，随后通过离子注入掺杂 。多晶硅栅极的质量，包括其掺杂浓度和晶粒结构，影响栅极耗尽和有效氧化物厚度 。多晶硅栅极耗尽——其中多晶硅栅极本身在偏压下产生耗尽区——有效增加了电学氧化物厚度并减少了沟道电荷，这种效应推动了先进节点向金属栅极的转变 。
氧化后和金属化后退火步骤对界面质量也至关重要 。形成气体退火在中等温度下能够实现界面陷阱的氢钝化，而较高温度的后金属化退火可以促进界面处的结构松弛和缺陷修复 。在SiGe系统中，已表明优化温度下的后金属化退火通过促进键重排和部分去除扭曲键来减少与Ge-O相关的缺陷态 。
随后的侧墙形成、源/漏注入和热扩散步骤也必须考虑，因为它们使栅极氧化物暴露于额外的热循环和潜在污染 。GOX过程中掺杂剂的氧化增强扩散本身会改变结轮廓，需要仔细管理热预算 。在使用SiC衬底的功率器件中，挑战甚至更大，因为氧化产生的碳残留物会形成深能级陷阱，并且SiC/介质界面的氮钝化需要精确控制的非氧化气氛 。
未来展望
GOX的未来在于几个新兴趋势的交汇点*（工程实践）*。首先，对替代沟道材料——Ge、SiGe和二维半导体的探索——需要新的界面氧化物形成策略，这些策略能够在原生氧化物热力学不稳定的表面上实现低Dit 。等离子体后氧化和清除方法，其中利用相邻层的氧亲和力来控制界面氧化物形成，代表了有前景的方向 。
其次，GOX与快速热处理和毫秒退火技术的集成能够实现更严格的热预算控制，在保持浅结轮廓的同时仍能实现高质量界面 。向更低热预算的趋势将继续推动自由基增强和等离子体增强氧化方法的采用 。
第三，随着DRAM和逻辑技术向单位数纳米尺寸推进，在DWF-BCAT结构中首创的多步GOX方法——结合ISSG、ALD和等离子体氮化——将变得越来越标准 。根本性挑战仍然是界面质量和氧化物厚度通过键钝化和氧化动力学的物理原理耦合在一起，打破这种耦合将需要在工艺化学和器件架构方面持续创新 。
最后，对用于电力电子的宽禁带材料（如SiC）日益增长的兴趣需要根本不同的栅极介质形成方法，其中重点从生长SiO₂转向管理碳相关缺陷并实现界面的氮钝化 。这些并行的发展路径确保了GOX——尽管有着数十年的历史——仍然是半导体工艺研究中一个活跃且至关重要的领域 。