先进半导体金属化中的化学镀：原理、动力学及节点演进

引言

随着半导体特征尺寸深入到 10 纳米以下范畴，传统的物理沉积技术面临严峻的物理限制。在先进集成电路的后段工艺（BEOL）金属化中，形成无孔隙、高导电且可靠的互连线是一项首要的工程挑战。从历史上看，铜双大马士革架构高度依赖物理气相沉积（PVD）来形成扩散阻挡层和铜（Cu）晶种层，随后再进行电化学电镀（ECP）以填充沟槽和通孔。然而，随着高宽比的增加和特征宽度的缩小，视线式（line-of-sight）PVD 工艺的台阶覆盖性较差，导致晶种层不连续、通孔颈部出现悬垂，并在后续电镀过程中形成孔隙。

为了克服这些物理瓶颈，化学镀（Electroless Deposition, ELD）已成为先进半导体制造中的关键化学工具。化学镀是一种自催化、非电解式的湿法化学金属化工艺，它依靠受控的化学还原反应，在无需外加电流的情况下，将金属薄膜沉积在具有催化活性的基底上。由于不再需要连续且高导电的晶种层来承载穿过晶圆表面的电流，ELD 具有显著优势：在高深宽比特征中具有良好的台阶覆盖性、薄膜生长均匀，以及实现区域选择性沉积（ASD）的独特能力。如今，ELD 已被积极用于并研究沉积超薄晶种层、选择性扩散阻挡覆盖层（例如钴-钨-磷（CoWP）），以及先进逻辑和封装方案中的无孔隙自底向上填充。

物理与机制

混合电位理论

化学镀的基本物理原理受混合电位理论支配，该理论将整体自催化沉积反应视为在同一导电基底界面上同时发生的两个独立电化学半反应的耦合。与利用外部电源驱动阴极还原的传统电沉积不同，ELD 将化学还原剂的阳极氧化反应与金属离子的阴极还原反应相结合。

化学体系的设计旨在使整体反应在热力学上可行，但在本体溶液中受动力学抑制，从而防止自发的均匀沉淀。反应仅在降低了电荷转移过程活化能的催化活性固体表面发生。两个耦合的半反应可概括如下：

阳极氧化（还原剂氧化）：Red -> Ox + n e^-

阴极还原（金属离子还原）：M^(z+) + z e^- -> M

根据混合电位理论，当这两个反应在催化基底上同时发生时，系统会自我调节至一个稳态电化学电位，即混合电位（Emp）。在该电位下，阳极电流（|Ia|）的绝对值等于阴极电流（|Ic|）的绝对值，决定了控制沉积速率的混合电流 Imp。Emp 的具体数值取决于还原剂氧化和金属离子还原在特定表面上的各自极化曲线（塔菲尔图）的交点。

自催化引发与催化剂活化

为了使沉积开始，基底表面必须具备足够的催化活性以促进还原剂的氧化。如果基底材料本质上对该反应具有催化性（如钯、铜或钌），则沉积在浸入时会自发开始。然而，如果基底是非催化性或高电阻率的（如氮化钛或硅基电介质），则需要一个表面活化步骤来形成初始催化位点。

这种活化通常通过湿法置换反应或化学接枝实现。例如，钯（Pd）活化法被广泛使用，即将基底暴露在含有 Pd(II) 离子的稀酸浴中。基底表面作为还原剂，通过置换其表面原子将 Pd(II) 还原为金属 Pd 纳米颗粒（Pd^0）。这些高活性的 Pd^0 团簇随后作为后续 ELD 反应的初始催化中心。一旦目标金属（例如 Cu 或 Co）的第一单分子层沉积在这些活性位点上，该过程就变为自催化过程，即新沉积的金属本身充当催化剂，实现持续且自维持的薄膜生长。共形台阶覆盖是指在水平和垂直表面上获得均匀的薄膜厚度 [T1]。

工艺原理

电镀液的化学成分

化学镀液是一个复杂的多组分化学系统，其中每个成分都起着精确的热力学或动力学作用：

• 金属离子（M^(z+)）： 提供待沉积的金属原子来源（例如硫酸铜中的 Cu^2+）。
• 还原剂（Red）： 充当驱动金属离子还原的电子源（例如甲醛、乙醛酸或次磷酸盐）。
• 络合剂（配体）： 与金属离子形成稳定的配位络合物，防止在碱性环境中析出不溶性金属氢氧化物，并调节阴极反应的平衡电位（E^0）。
• pH 调节剂（缓冲剂）： 控制水合氢离子（H^+）的浓度，这直接影响还原剂的热力学氧化电位。
• 稳定剂： 吸附在本体溶液中痕量的均匀颗粒上，以抑制自发的、本体的化学还原，从而保持镀液的热力学稳定性。

参数相互作用方向

ELD 薄膜的动力学和质量对工艺参数的平衡高度敏感。在恒定的流体动力学条件下，这些参数以可预测的方向影响沉积速率、选择性和结构完整性：

工艺参数	变化方向	对沉积和镀液动力学的直接影响
pH值	增加	将还原剂的氧化电位移向更负的方向，显著增加热力学驱动力（Imp）和沉积速率。然而，pH 过高可能导致自发的本体分解或不希望出现的析氢反应。
温度	增加	遵循阿伦尼乌斯动力学，使界面电荷转移反应速率呈指数级增加。这提高了沉积速率，但缩小了图案化晶圆上的选择性窗口，并降低了镀液的整体寿命。
络合剂浓度	增加	降低镀液中游离的、未络合的水合金属离子浓度。这可以稳定镀液，并将阴极还原电位移向更负的方向，降低沉积速率，但改善了薄膜的均匀性和形貌。
稳定剂浓度	增加	抑制本体镀液中的杂散均匀成核，延长镀液寿命。然而，如果浓度过高，稳定剂会封锁基底上的活性催化位点，严重毒化自催化反应并完全停止沉积。

局部抑制与添加剂扩散动力学

在超细沟槽和通孔中，化学物质的局部输运以扩散为主，而非本体对流。为了实现无孔隙的自底向上填充（通常称为超共形填充），镀液中会引入有机添加剂，如双-(3-磺丙基)-二硫化物（SPS）或聚乙二醇（PEG）。

这些添加剂通过吸附在金属表面并物理阻挡催化位点，充当 ELD 反应的局部抑制剂。由于这些大分子有机物的输运受到扩散限制，在高深宽比特征内部会建立浓度梯度。由于本体溶液的快速补充，沟槽开口和上部侧壁处的抑制剂浓度保持较高，从而强烈抑制了这些区域的沉积速率。相反，在沟槽或通孔深处，受限的质量输运导致抑制剂严重匮乏。底部较低的抑制剂浓度使自催化反应能够不受阻碍地进行，产生局部生长速率差，从而在不产生孔隙或缩口的情况下实现自底向上的填充。

挑战与失效模式

选择性沉积的丧失

ELD 在现代逻辑器件中面临的最严峻的集成挑战之一是保持区域选择性沉积。在钴或钌选择性沉积在金属线路上以充当覆盖层的应用中，金属不得在相邻的 低 k 电介质表面上成核。当电介质表面的活性化学基团（如羟基（-OH））充当金属离子或还原剂的弱吸附位点时，选择性就会丧失。这导致金属颗粒在电介质上发生随机的、局部的成核，从而形成漏电流通道，降低时间相关电介质击穿（TDDB）可靠性。

析氢与气泡截留

在许多 ELD 反应中，尤其是那些使用甲醛或次磷酸钠作为还原剂的反应中，析氢反应作为主要的阴极副反应发生：

2 H^+ + 2 e^- -> H2

当原子氢在催化界面生成时，它会重组形成分子 H2 气体气泡。如果气泡产生的速率超过了从表面脱离输运的速率，这些气泡可能会物理性地钉扎在狭窄的沟槽或通孔内部。这种气泡截留会阻碍金属离子的局部扩散，导致金属互连线内部出现空洞。此外，原子氢会扩散到生长的金属晶格中，引起拉应力累积，并可能导致薄膜剥离或分层。

热力学镀液不稳定性（触发）

由于化学镀液被设计为热力学亚稳态，它们易受突发的、灾难性的本体分解影响，这种现象被称为“触发”（triggering）。如果出现局部热点，或者稳定剂浓度降至临界阈值以下，本体液体中可能会形成活性的亚临界金属团簇。一旦这些胶体团簇形成，它们在本体溶液中提供了极大的催化位点表面积，导致失控的自催化反应，使所有溶解的金属离子迅速沉淀成金属污泥，从而破坏镀液。

技术节点演进

28nm 平面节点：标准双大马士革

在 28nm 平面工艺中，后段金属化以传统的铜双大马士革方案为主。通孔和沟槽的深宽比足够低，PVD Ta/TaN 阻挡层与 PVD Cu 晶种层的组合为后续的铜 ECP 提供了足够的连续性。ELD 在该节点的初级制造中极少使用，仅限于厚铜封装凸点或金/镍引线键合焊盘的专项研究。

14nm FinFET 节点：共形晶种与覆盖层

随着 14nm FinFET 节点的引入，通孔接触面积的缩小导致通孔电阻增加。为缓解这一问题，工程师们开始探索将 ELD 作为一种在薄金属阻挡层（如化学气相沉积（CVD）钴或钌）上直接形成薄、高度共形铜晶种层的方法。先进互连线缩放促使集成非传统衬层（例如 Co、Ru）以增强间隙填充 。ELD 在电阻性基底上沉积均匀晶种层的能力，使得能够对高深宽比触点进行无孔隙填充。此外，在此阶段引入了钴-钨-磷（CoWP）覆盖层的选择性 ELD 以覆盖铜线，取代了传统的氮化硅覆盖层，提高了互连线的电迁移耐受性。

7nm FinFET 节点及以后：自底向上通孔与自形成阻挡层

在 7nm FinFET 节点及以后，极紫外光刻的应用使得细节距图案化成为可能。在这些尺寸下，传统的 PVD Ta/TaN 阻挡层厚度占据了沟槽体积的很大一部分，留给低电阻率铜的空间受限，导致线路电阻上升。

为了绕过这一限制，先进的集成方案利用选择性 ELD 仅在通孔底部形成阻挡层。通过利用选择性化学，薄阻挡层（如钴、钌或 CoWP）主要沉积在通孔底部暴露的底层金属上。通孔的电介质侧壁随后衬以薄的锰（Mn）或铝（Al）衬层，该衬层在 快速热退火过程中发生反应，形成针对铜扩散的自限性氧化物阻挡层。CMOS 制造中的最高热预算通常源于源极和漏极区域的杂质激活退火 [P2]。这种经过选择性设计的自底向上通孔结构消除了主导电流承载界面处厚重的高电阻阻挡层，降低了通孔电阻，同时维持了阻挡层完整性。

相关工艺

化学镀并非孤立运行，而是与几个相邻的 BEOL 和中段工艺（MOL）步骤高度集成：

• 原子层沉积（ALD）： ALD 常用于在高深宽比特征上沉积超薄、连续的阻挡层或衬层材料（例如 TiN、TaN 或 Ru）。由于 ALD 薄膜高度共形但通常化学惰性，随后应用 ELD 活化步骤以在这些 ALD 表面上引发生长。
• 化学机械平坦化（CMP）： 在任何填充沟槽的选择性或非选择性 ELD/ECP 工艺之后，使用 CMP 研磨掉多余的金属覆盖层，从而隔离导电路径并为下一层金属化创建共平面表面。
• 干法刻蚀： 选择性 ELD 覆盖层（如 Co 或 Ru）对基于卤素的干法刻蚀化学品表现出高的耐受性。因此，这些选择性 ELD 薄膜可用作色调反转图案化应用中的硬掩模，辅助图案转移。

未来展望

半导体制造中化学镀的未来与两大重要转折点紧密相连：先进 BEOL 金属化中向替代金属（如钌和钼）的过渡，以及 3D 异构集成的快速增长。随着铜互连线由于电子平均自由程效应面临缩放限制，钌正被评估作为潜在替代品。钌的选择性 ELD 提供了一种低温湿法化学方法，用于在包括纳米片场效应晶体管在内的复杂 3D 架构上形成薄晶种层。

在封装领域，基于芯粒（chiplet）的架构和高密度 3D 堆叠的兴起需要超细节距的微凸点和铜柱连接。使用局部抑制技术的铜选择性 ELD，能够实现较低加工温度下的低应力和平坦剖面柱对柱键合，确立了 ELD 作为 3D 异构集成的关键化学沉积方法。