技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
40nm BSI CMOS图像传感器背面衬底接触集成工艺流程：原理、机制与模块依赖性
在完整流程中的角色 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器（CIS）的制造流程中，背侧衬底接触集成模块——通常称为SBST_CONT模块——位于背侧衬底减薄/钝化与背侧金属化之间的关键位置。
40nm 背照式CMOS图像传感器浅沟槽隔离工艺流程：集成逻辑、机理及工程权衡
在整体流程中的角色 在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器中，浅沟槽隔离（STI）模块是最早且结构影响最大的前段工艺（FEOL）步骤之一。
40纳米背照式CMOS图像传感器侧壁间隔层集成：工艺流程原理与器件物理
在完整流程中的角色 在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器中，侧壁间隔层（SWS）模块位于栅极堆叠完成与源/漏注入之间的关键位置。
40nm BSI CMOS图像传感器背面晶圆减薄工艺流程：集成原理与物理机制
在完整流程中的角色 40纳米背照式（BSI）CMOS图像传感器代表了一代成像器件，其光电二极管阵列和读出电路分别位于减薄后的硅衬底的两个表面，并被像素侧与逻辑侧的晶圆键合界面隔开。
40nm BSI CMOS图像传感器起始晶圆与衬底制备：原理、集成逻辑及工艺物理
完整工艺流程中的角色 40nm背面照明（BSI）CMOS图像传感器的起始晶圆及衬底制备模块——常被称为WFR模块——是建立物理、化学及电气基础的基础工艺序列，所有后续前段工艺（FEOL）步骤均依赖于此。
7nm FinFET工艺流：集成原理、器件物理与模块依赖性
工艺流程图与范围 7纳米FinFET技术节点是先进逻辑半导体制造中的一个关键代际，其中三维沟道环绕、极紫外（EUV）光刻和接触电阻工程相结合，以维持性能、功耗和面积密度提升的历史轨迹。
7nm FinFET 虚拟多晶硅开孔与平坦化工艺流程：集成原理、物理机制与模块依赖关系
在完整工艺流程中的角色 7nm FinFET 虚拟多晶硅开孔与平坦化（POP）模块位于后栅（RMG）集成方案的关键节点，连接前端晶体管结构形成与决定最终器件特性的栅极堆栈替换过程。
7纳米FinFET垫氧化预清洗：集成原理与表面物理
在完整流程中的作用 在7nm FinFET工艺流程中，垫氧化前表面清洗操作位于浅沟槽隔离（STI）模块的来料衬底制备与热垫氧化生长序列之间的关键交界处。
7nm FinFET 起始晶圆与衬底制备：集成原理、器件物理与工艺流
在完整流程中的角色 晶圆起始与衬底制备（WFR）模块是整个 7nm FinFET 工艺流的基础入口点。在进行任何鳍片图形化、栅极堆叠形成或源/漏外延之前，晶圆必须经过选择、清洗，并具备精确的晶向、掺杂剂类型和表面状态。
理解半导体制造中的损伤：物理机制、工艺交互及先进节点挑战
制造损伤可通过不同机制影响晶体、界面与薄膜；所链接流程展示相关步骤，却未测量损伤或证明完整修复链。
半导体制造中的缺陷：物理起源、电气影响及微缩挑战
在半导体制造中，缺陷是指任何偏离理想原子排列、几何图案或器件结构电学行为，从而降低性能、可靠性或良率的偏差。缺陷涵盖极大的尺度范围——从晶格中单个缺失的原子到光学显微镜下可见的颗粒污染物——其后果也同样多样。
半导体制造中的鳍高调整：物理原理、工艺机制及先进节点集成
鳍高调整是半导体工艺中的关键步骤，它决定了鳍式场效应晶体管（FinFET）器件中硅鳍的垂直尺寸。在初始鳍图形化之后，必须精确设定鳍高，以实现所需的器件性能特性，包括驱动电流、静电控制和漏电抑制。