技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
理解半导体衬底：物理原理、工艺集成与先进节点演进
引言 在半导体制造中，术语"衬底"指代可在其上形成器件、电路或薄膜的任何底层材料或多层材料 A1。在基本层面上，衬底是每个集成电路的物理和电气基础——它是构建晶体管、互连和无源元件的晶体平台 T1。衬底可以包括体材料，例如单晶硅、其他IV族材料如锗，或化合物半导体如砷化镓(GaAs)和氮化镓(GaN)，并且还可以包括覆
半导体制造中的鳍高调整：物理原理、工艺机制及先进节点集成
引言 鳍高调整是半导体工艺中的关键步骤，它决定了鳍式场效应晶体管（FinFET）器件中硅鳍的垂直尺寸 P3。在初始鳍图形化之后，必须精确设定鳍高，以实现所需的器件性能特性，包括驱动电流、静电控制和漏电抑制 P3。在 FinFET 架构中，鳍侧壁用作有源沟道表面，这意味着鳍高直接决定了有效的沟道宽度，从而决定了器件的电流
半导体制造中的厚度理解：物理原理、计量学与节点演进
引言 在半导体制造中，"厚度"指的是沉积或生长的薄膜层——无论是栅介质、金属互连、侧墙还是外延沟道——垂直于晶圆表面测量的垂直尺寸P2。尽管这一概念听起来简单直接，但在现代集成电路（IC）制造中，对厚度进行控制和测量的精度要求极高，通常达到原子级或亚纳米级尺度T1。 厚度之所以至关重要，是因为半导体器件几乎所有的电学、
半导体制造中的选择性：物理原理、工艺控制与先进节点演进
引言 选择性是半导体工艺工程中最基本的概念之一 T1。其核心在于，选择性描述了暴露于相同工艺环境（无论是刻蚀、沉积还是清洗）的两种材料之间的差异化反应速率，并决定了工艺在何种精确程度上能够修改一种材料，同时保持另一种材料完整无损 P1。两种材料之间刻蚀工艺的选择性 S 定义为它们在特定刻蚀剂中的刻蚀速率之比 T1。在沉
半导体制造中的阻挡层前处理：物理原理、工艺机制与集成逻辑
引言 预阻挡层处理（PREB）是半导体器件制造中阻挡层沉积之前的关键表面准备步骤 A1。无论是在铜大马士革互连、浸没式光刻顶层涂层还是栅极堆栈工程中，底层材料与后续阻挡膜之间界面的质量从根本上决定了器件的可靠性、电学性能以及制造良率 A2。预阻挡层处理包含一系列物理和化学过程，旨在去除污染物、修饰表面能、激活键合位点，
半导体制造中的缺陷：物理起源、电气影响及微缩挑战
引言 在半导体制造中，缺陷是指任何偏离理想原子排列、几何图案或器件结构电学行为，从而降低性能、可靠性或良率的偏差 P4。缺陷涵盖极大的尺度范围——从晶格中单个缺失的原子到光学显微镜下可见的颗粒污染物——其后果也同样多样 T1。一个单一的"致命"缺陷就能使整个芯片报废，而由于现代集成电路从晶圆投片到晶圆测试需要数百个顺序
半导体制造中钝化的基本原理：物理机制与集成工艺
引言 钝化是半导体制造中概念最丰富、功能最关键的过程之一A2。其核心是指在半导体表面或界面上有意形成一个保护层或化学态，以抑制不利的物理、化学或电学相互作用A1。该术语涵盖了一系列极其广泛的应用——从保护成品芯片免受湿气和离子污染的最后介质密封层，到中和Si/SiO₂界面处悬空硅键的微观氢键合，再到新兴光伏材料中使用的
半导体制造中的压力基本原理：物理、工艺控制与先进节点集成
引言 压力是半导体制造中最基本的热力学变量之一，它控制着气相传输、表面反应动力学、等离子体行为，甚至电子能带结构T2。在集成电路制造的背景下，压力指的是工艺腔室内气体分子施加在单位面积上的力，它直接决定了分子的平均自由程、物种间的碰撞频率以及质量传输与表面反应速率之间的平衡T1。（工程实践） 当考虑到依赖压力控制的工艺
半导体制造中的均匀性：物理原理、工艺控制与先进节点挑战
引言 均匀性衡量的是工艺结果（无论是薄膜厚度、关键尺寸 (CD)、刻蚀深度还是掺杂浓度）在晶圆内、晶圆间以及批次间的一致性 P3。在半导体制造中，数十亿个晶体管必须在单个芯片上表现一致，均匀性不仅仅是一个质量指标；它是实现功能和良率的基本保障 P3。非均匀工艺会导致器件电特性的变化，引起参数失效、速度分档损失，并最终降
半导体界面：先进CMOS中的物理原理、电荷机制与集成挑战
引言 在半导体制造中，界面是两种不同材料相遇的原子级薄边界区域——最著名的是支撑几乎所有互补金属氧化物半导体（CMOS）技术的硅/二氧化硅（Si/SiO₂）界面T2。虽然每种材料的体特性已被充分表征，但界面引入了晶体对称性的中断、悬挂键、局域电荷态以及成分梯度，这些共同以任何体材料无法单独预测的方式主导着器件行为T2。
先进半导体制造中氮掺杂碳化物的基本原理
引言 在不断追求尺寸微缩和器件性能提升的过程中，半导体工业高度依赖于新型薄膜材料的工程化应用 T1。氮掺杂碳化物（NDC）作为现代集成工艺的基石之一，已经崭露头角 A1。NDC 兼具机械稳固性、化学惰性以及可调的介电和电学性能，在集成电路的前段工艺（FEOL）和后段工艺（BEOL）制造中发挥着多重作用 A1, A2。
掌握 16nm 以下分辨率：自对准四重图形化（SAQP）的工程物理与工艺原理
引言 随着半导体技术向 20nm 以下尺寸微缩，制造商面临着一个根本性的物理极限：光的衍射 P1。根据瑞利（Rayleigh）光刻分辨率公式，最小可分辨特征尺寸 ($R$) 由下式决定： $$R = k_1 \frac{\lambda}{NA}$$ 其中 $\lambda$ 代表曝光波长，$NA$ 为投影透镜的数值孔径