简介
随着半导体行业不断缩小晶体管物理尺寸以提高性能和封装密度，传统的后段工艺（BEOL）互连材料面临严峻的物理局限性 。在过去几个技术节点中，铜（Cu）双大马士革金属化工艺一直是工业界导电通路制造的标准 。然而，随着金属导线截面积的缩减，传统上由钽/氮化钽（Ta/TaN）组成的超薄阻挡层和衬垫层在沟槽体积中所占的比例迅速增加，从而推高了互连系统的有效电阻率 [P2, P5]。
为了克服这一瓶颈，钌（Ru）已成为先进金属化方案中最具潜力的过渡金属之一 [P2, P3]。钌是一种在大气中稳定的贵金属，具有低体电阻率、极高的熔点以及与铜几乎完全不固溶的特性 [P1, P2]。这些固有的材料特性使钌能够作为一种可电镀的铜扩散阻挡层，从而无需传统的铜种子层即可直接电沉积铜 [P1, P2]。此外，在铜发生严重电子散射的极度微缩尺寸下，钌可直接作为导体替代材料，提供卓越的电迁移（EM）阻抗和可靠性 。集成这种稳健的材料需要深入了解其与 low-k 介质材料集成时的物理机制、沉积动力学和平面化特性 。
物理与机制
扩散与界面热力学
钌作为铜扩散阻挡层的有效性受固态扩散理论和相图热力学的支配 。与形成金属间化合物或固溶体的材料不同，铜和钌表现出完全的热力学不混溶性 。由于这两种金属之间的固溶度几乎为零，因此跨越 Ru/Cu 界面进行化学扩散的热力学驱动力在根本上被最小化了 。
从动力学角度来看，沉积钌的晶粒结构在抑制原子输运方面起着决定性作用 。溅射沉积的钌薄膜通常以垂直于衬底的柱状晶粒结构生长 。这种微观结构迫使扩散的铜原子必须通过沿晶界的蜿蜒路径才能到达下方的硅，从而有效地延长了阻挡系统的动力学寿命 。二次离子质谱（SIMS）和透射电子显微镜（TEM）证实，这种结构稳定性防止了在典型热预算阈值下的相互扩散 。
电子输运与尺寸效应
当金属线宽减小到低于体电子平均自由程时，由于外表面和晶界的电子散射，金属电阻率会急剧上升 。该现象通过半经典的 Fuchs-Sondheimer (FS) 表面散射模型和 Mayadas-Shatzkes (MS) 晶界散射模型进行建模 。对于铜而言，其体电子平均自由程相对较长，这导致其在纳米级线宽下电阻会灾难性上升 。相比之下，钌的体电子平均自由程要短得多，这意味着其电阻率随物理尺寸缩放的变化要平缓得多 。这种根本性的物理差异使得钌互连在极小尺寸下的电阻-电容（RC）延迟方面优于铜 。
表面能与附着力物理
薄膜在衬底上的润湿和生长受杨氏方程（Young's equation）和界面能最小化原理支配 。钌的准贵金属特性导致其与有机及氧化物基介质衬底之间的化学键合较弱 。因此，在有机硅酸盐玻璃（OSG）表面物理气相沉积（PVD）钌通常遵循三维 Stranski-Krastanov（岛状）生长模式 。这种不良的润湿行为导致 Ru/介质界面处的机械附着力较弱，在机械应力下可能导致分层 。确保强附着力需要对界面进行精细的化学改性，例如形成超薄硅酸盐层或利用自限性前驱体建立化学锚点 。
CMP 摩擦腐蚀与配位化学
在 化学机械平面化（CMP）过程中，材料去除受表面氧化、络合和机械磨损相互耦合的协同摩擦腐蚀过程支配 。由于金属钌具有高度惰性，必须首先对其进行化学氧化 [P2, P5]。含有过氧化氢（$H_2O_2$）的研磨液将表面金属 Ru 转化为钌氧化物及水合物质 。
为了分解致密且机械强度高的天然氧化层，引入了如乙二胺（EDA）等有机络合剂 。EDA 中的胺官能团含有孤对电子，能与氧化表面钌离子的部分填充 d 轨道进行配位，形成高溶解度的 Ru-EDA 络合物 。这种化学反应软化并溶解了表面钝化层，将致密的阻挡层转化为疏松、机械强度弱的薄膜，从而容易被胶体二氧化硅磨料剪切去除 。
此外，必须从化学上抑制铜与钌之间的电偶腐蚀 。当铜和钌在水基研磨液中接触时，它们不同的标准电极电位会形成电偶对，其中铜作为阳极，钌作为阴极 。根据分子键轨道理论，含有吡啶羧酸（如烟酸）的抑制剂分子可以有选择性地吸附在铜表面 。天然铜氧化物填充的 d 轨道与抑制剂未占据的 $\pi$ 受体轨道参与 $\pi$ 反向键合，形成一层高密度保护性有机单分子层，将铜与电解液隔离开来，从而防止电偶溶解 。
工艺原理
化学气相沉积与原子层沉积
钌薄膜可采用化学气相沉积（CVD）、原子层沉积（ALD）或 PVD 技术进行沉积 。沉积工艺的选择直接决定了薄膜的阶梯覆盖率和质量 （工程实践）。ALD 和 CVD 依赖于前驱体的热分解和表面受限还原反应，这使得在深孔和高深宽比沟槽内能够实现高度一致的覆盖 [P3, P4]。
然而，前驱体通常会向生长中的薄膜引入残留杂质（如碳、氧或氮） （工程实践）。这些杂质充当散射中心，显著增加了沉积态薄膜的电阻率 。调整前驱体脉冲持续时间、吹扫时间及反应气体比例等工艺参数，可以定向改变沉积钌层的化学成分、密度和杂质分布 。
热退火与晶粒重构
沉积后，通常采用热处理步骤来减少晶界密度并驱除嵌入的杂质 （工程实践）。该工艺通常使用氢气辅助的 快速热退火（RTA）进行 。
提高退火温度和延长时间可加速钌原子的自扩散，使较小的晶粒聚集成较大且热力学稳定的晶粒 。这种晶粒重构减少了晶界散射点的密度 。此外，在还原性氢气氛下退火可化学去除间隙氧和碳杂质，从而使薄膜电阻率大幅降低 。
减法刻蚀动力学
在亚纳米尺寸下，通过减法 干法刻蚀对钌进行图案化是非常理想的 。刻蚀机制利用含卤素气体（如 $Cl_2$）结合氧气（$O_2$）形成挥发性的氧氯化物 。
Ru (s) + Cl₂ (g) + O₂ (g)
│
(方向性离子轰击)
▼
RuOxCly (g) + RuOx (s) [钝化层]
刻蚀的方向性各向异性通过平衡物理溅射分量和化学钝化速率来控制 。降低静电吸盘（ESC）温度（趋向低温状态）可降低氧化副产物的挥发性 。这些反应副产物在特征侧壁上积聚，形成保护性钝化层，从而防止横向刻蚀并最小化线边缘粗糙度（LER） 。增加氧与氯的比例可增强钝化效果，但可能会降低整体刻蚀速率；而增加射频（RF）源功率则可增强物理离子轰击，从而驱动垂直各向异性 。
CMP 参数相互作用
在钌 CMP 研磨液中，去除速率和表面质量与化学浓度及机械力之间存在非线性相关性 。
- 氧化剂浓度：提高氧化剂浓度可加速表面氧化速率，形成更厚的改性层 。然而，超过临界阈值的过量氧化剂可能导致化学点蚀并加速铜的电偶腐蚀 [P2, P5]。
- 络合剂浓度：增加 EDA 等络合剂的浓度可增强氧化层的溶解，从而提高材料去除速率 。如果浓度过高，可能会导致各向同性化学刻蚀，从而降低平面化效率 。
- 机械下压力：提高抛光下压力会增加对软化氧化层的机械剪切速率 （工程实践）。然而，过大的下压力会导致严重的介质侵蚀和碟形坑（dishing） [A2, A3]。
挑战与失效模式
铜扩散阻挡层失效
虽然钌在中等热预算下表现出优异的阻挡性能，但在后续封装或 BEOL 处理中，若堆叠结构经历过高的热预算，则会导致阻挡层失效 。在高温下，PVD 钌的柱状晶粒结构会促进晶界扩散，使铜原子穿透阻挡层并扩散到下方的硅中 。这种扩散会在硅禁带中引入深能级陷阱态，导致高结漏电流和器件失效 。
界面附着力失效
由于钌的高表面能及其与 low-k 氧化物网络缺乏化学亲和力，Ru/介质界面极易发生机械分层 。在 CMP 或后续热循环过程中，施加在晶圆上的剪切应力可能导致钌薄膜从介质衬底上剥落 。防止这种情况需要引入附着力促进剂或进行结构改进，以在机械和化学上固定薄膜 。
CMP 过程中的电偶腐蚀
当铜和钌在 CMP 过程中同时暴露于电解液中时，会建立强大的原电池 。电化学电位较低的铜会迅速腐蚀，而钌则充当阴极 。这种电偶腐蚀会导致铜线边界出现严重的凹陷缺陷和空洞，从而降低互连系统的最终电阻和可靠性 [P2, P5]。
通孔损失与金属间介质碟形坑
在对集成有通孔的钌互连进行平面化时，通孔的全球密度较低，使得工艺终点检测极为困难 [A2, A3]。如果发生过度抛光，会导致“通孔损失”（via loss），即突出的金属通孔被完全侵蚀 [A2, A3]。此外，坚硬的钌金属与较软的金属间介质（IMD）之间的抛光速率不匹配会导致 IMD 碟形坑，即介质被研磨至低于金属线水平，从而增加寄生电容并产生短路风险 [A2, A3]。
理想平面表面 通孔损失 / 介质碟形坑
┌───┐ ┌───────┐ ┌───┐ ┌───┐ ┌───────┐ ┌───┐
│Ru │ │ IMD │ │Ru │ │Ru │ │ IMD │ │Ru │
└───┘ └───────┘ └───┘ │ │ _│ │_ │ │
───────────────────────── └───┘ ( ) └───┘
过度抛光凹陷
技术节点演进
28nm 至 14nm 节点
在 28nm 平面工艺时代（如 28nm Planar Flow 所示）以及随后向 14nm FinFET 节点的过渡中，带有 Ta/TaN 阻挡层的铜金属化工艺已足够使用 。沟槽的深宽比在可控范围内，且阻挡层足够薄，不会显著限制导电铜芯的体积 （工程实践）。
7nm 节点与钌的引入
在 7nm FinFET 节点，沟槽间距的微缩要求将阻挡层厚度减小至几纳米 。标准的 Ta/TaN 物理气相沉积已无法在高深宽比侧壁上实现一致的覆盖，导致阻挡层覆盖不连续，进而引发铜电迁移失效 。钌作为超薄衬垫材料被引入以替代 Ta 层 。这种集成方式无需种子层即可直接进行铜电镀，节省了关键的沟槽体积并降低了导线电阻 [P1, P2]。
3nm 以下节点与钌减法金属化
随着行业向 5nm 和 3nm 节点之后推进，铜双大马士革方案达到了物理极限 。为了绕过这一限制，设计人员正转向减法钌金属化工艺 。在此方案中，沉积整面钌薄膜，通过先进的 极紫外光刻（EUV）技术进行图案化，并使用各向异性干法刻蚀 [P3, A1]。这彻底消除了大马士革沟槽填充瓶颈，提供了一种稳健且抗电迁移的导体，能够在 30nm 以下的间距下承载高电流密度 。
相关工艺
钌工艺集成与多个上游及下游制造步骤紧密耦合 （工程实践）。
- EUV 光刻：在光刻胶中定义超高密度的导线和通孔图案，随后转移至钌硬掩模 [P3, A1]。
- 介质沉积：必须优化 low-k 和超 low-k 金属间介质的沉积，以确保与后续钌阻挡层的化学兼容性和附着力 。
- 平面化停止层集成：先进的集成方案在金属线上方引入薄的介质停止层（如氮化硅或碳氮化硅） 。这些层在 CMP 过程中充当抛光停止参考，显著扩展了工艺窗口并防止通孔损失 [A2, A3]。
- 湿法清洗：刻蚀后的聚合物去除和 CMP 后清洗化学工艺必须具备高选择性，以防止对暴露的钌线造成化学侵蚀，同时去除微量的铜和碳残留 。
未来展望
展望未来，钌有望在半导体制造中进一步扩大其应用范围 （工程实践）。除了作为 BEOL 互连金属的角色外，钌目前正被积极研究用于前段工艺（FEOL）应用，例如作为先进 鳍式场效应晶体管（FinFET）和纳米片架构中 高 k 金属栅极（HKMG）堆叠内的功函数金属 。
此外，用于优化标准单元高度的埋入式电源轨（BPR）极大地依赖于钌，这是因为钌在埋入硅衬底深处时具有良好的热稳定性和低电阻率 。在减法钌导线之间引入空气隙的创新集成方案也将有助于减轻先进金属化的寄生电容，推动半导体性能迈向埃米时代 。