轻掺杂漏极扩展区：原理、物理与工艺集成

简介

随着半导体器件几何尺寸的不断缩小，短沟道效应已成为金属氧化物半导体场效应晶体管（MOSFET）微缩过程中的关键挑战。当漏极电场穿透沟道区域，导致源极与沟道之间的势垒降低，使得漏极电流无法被栅极有效控制时，就会产生这些效应。为了减轻这些有害影响，器件架构中引入了轻掺杂漏极（LDD）扩展区。

LDD扩展区是在有源沟道与重掺杂源/漏极接触区之间引入的一个低杂质掺杂区域。通过对结分布进行分级，该扩展区降低了漏极附近的峰值电场，从而以指数级方式降低了热载流子注入和穿通现象的严重程度。在现代深亚微米技术术语中，这些浅结通常被称为“尖端（tip）”或“扩展（extension）”区域，因为它们必须与远离沟道的较深源漏结相结合，以实现低电阻接触。如果没有LDD扩展区，现代逻辑器件将遭受不可控的漏电流和快速的可靠性衰退，这使其成为先进集成电路制造中不可或缺的组成部分。

物理机制

LDD扩展区的基本物理机制围绕电场调制和耗尽区扩展展开。当半导体晶体掺入施主或受主杂质时，自由载流子浓度会发生根本性改变，从而决定了局部区域的导电性和耗尽行为。通过在扩展区使用比深漏极更低的掺杂浓度，耗尽区宽度（$W_d$）在空间上得到显著扩大。

耗尽边界的这种扩展使得漏极-沟道结上的电压降可以分布在更宽的物理距离上，从而降低了最大电场强度。根据器件物理学，最大电场决定了载流子获得的能量；如果电场过高，载流子会变得“热”，并可能克服栅极氧化层势垒，导致长期可靠性问题。此外，在先进架构的背景下，扩展的漏极耗尽区改变了静电势的边界条件，在物理上延长了载流子的隧穿路径。这种增加的势垒厚度在抑制带间隧穿方面非常有效，而带间隧穿是超短沟道器件关态漏电流的主要驱动因素。

穿通效应的起因是源极附近势垒的降低，通常被称为漏极诱导势垒降低（DIBL）。由于亚阈值漏电流对栅源电压具有指数依赖性，通过扩展区控制有效沟道长度并最大限度地减少漏极诱导势垒降低（DIBL）对于维持可接受的静态功耗是强制要求的。 [T2]

工艺原理

LDD扩展区的制造需要高度集成的图形化、注入和热处理步骤。该工艺通常在栅极堆叠形成后开始。以栅极自身作为自对准掩模，进行低剂量 离子注入 以形成浅N型或P型区域。剂量和能量经过仔细优化，以产生所需的梯度结分布，同时保持结深极浅。

在扩展区注入之后，沿栅极边缘形成电介质侧墙（spacer）。该侧墙作为后续高剂量、深源/漏极注入的物理掩模。侧墙确保了重掺杂区域远离沟道边缘，使轻掺杂扩展区完整地保留在侧墙正下方。

注入后，掺杂剂必须进行电激活。为防止浅扩展区分布过度扩散至沟道，需采用极短的热循环，例如 快速热退火（闪光或激光退火）。主要的工艺控制方向是平衡扩展区掺杂：如果掺杂太轻，串联电阻会变得过高，严重降低通态驱动电流；如果掺杂太重，短沟道效应和阈值电压滚降将无法得到有效抑制。

挑战与失效模式

尽管LDD扩展区解决了关键的电场问题，但也引入了复杂的折衷和潜在的失效模式。最突出的挑战是寄生串联电阻不可避免地增加。浅结深与低掺杂浓度的结合自然会阻碍载流子传输，从而对最大可达到的驱动电流造成损失。

在抗辐射或特定的高应力应用中，位于LDD扩展区正上方的侧墙氧化物成为总电离剂量（TID）衰退的来源。电离辐射在侧墙电介质中产生电子-空穴对，导致俘获电荷及氢离子（H+）的释放。在边缘电场的驱动下，这些质子迁移到扩展区上方的硅/二氧化硅界面，在那里它们使Si-H键去钝化并产生界面态。这种缺陷产生改变了下方LDD中的局部载流子浓度，灾难性地增加了串联电阻并导致阈值电压漂移。

此外，工艺集成选择（例如引入氟以改善负偏压温度不稳定性（NBTI））可能与扩展区产生负面相互作用。注入源/漏极扩展区的氟在热处理过程中会发生迁移。虽然它可能钝化某些缺陷，但LDD界面附近过高的氟浓度可能会无意中增加局部界面陷阱密度，从而降低器件参数性能。此外，横向隔离与扩展区边界处的几何电场畸变可能会诱发寄生侧墙晶体管漏电。若没有精确的布局和阱掺杂控制，这些寄生沟道会严重降低亚阈值匹配特性。

技术节点演进

LDD扩展区的结构实现方案在半导体微缩时代经历了重大变革。在 28nm平面工艺流 中，LDD是经典的自对准水平注入工艺，很大程度上依赖于精确的侧墙宽度控制和超浅结优化。然而，随着平面微缩达到静电极限，业界转向了 鳍式场效应晶体管（FinFET）架构，始于 14nm节点 并持续到 7nm节点。在FinFET器件中，沟道是3D垂直结构，扩展区必须沿鳍片侧壁共形形成。因此，传统的视距离子注入变得极具挑战性，需要采用倾斜注入、等离子体掺杂或固态源扩散技术。此外，为了抵消日益变薄的扩展区带来的串联电阻损耗，先进节点普遍采用了外延抬高源/漏极结构。这些结构提升了重掺杂区域以最大限度地降低总接触电阻，但侧墙下方仍需进行高度受控的扩展区掺杂，以维持沟道与抬高漏极之间的电连续性。

相关工艺

LDD扩展区的形成与相邻的制造模块密不可分。通常使用二氧化硅和氮化硅形成的电介质侧墙，定义了将扩展区与深漏极分隔开的物理边界。在现代节点中，原子层沉积（ALD）经常用于侧墙制造，以保证精确控制扩展长度所需的原子级厚度精度。

此外，扩展区工艺与现代高k/金属栅极（HKMG）集成密切相关。激活LDD扩展区所允许的热预算必须与栅极电介质和功函数金属的热稳定性严格协同优化。

未来展望

展望常规CMOS之外的领域，LDD扩展区的概念在新兴的低功耗器件架构中（如隧穿场效应晶体管（TFETs））正重新获得重视。在TFET中，引入轻掺杂漏极区域在抑制双极性运行条件下多余的漏极至沟道带间隧穿方面非常有效，从而显著降低了关态电流和亚阈值摆幅。

此外，LDD提供的扩展隧穿距离有效地缓解了双极性效应——这是TFET在反向栅偏压下的一项主要寄生导电问题——而无需在物理上增加器件的总沟道长度。然而，随着尺寸接近原子尺度，确保扩展区材料中具备足够的态密度以避免退化运行，仍是下一代纳米电子学研究的关键前沿。

理解延伸区还需要结合短沟道静电学。当漏极接近源极时，漏极偏置可影响源端势垒并改变局部沟道载流子浓度 [T2]。这种漏致势垒降低与热载流子损伤不同；评估延伸区分布时，需要同时考虑电场分布及新增串联电阻，不能假定它消除了所有短沟道效应。