简介
电化学沉积 (ECD)，通常被称为电镀，是现代半导体器件制造中的一种基本金属化技术 。其核心在于，ECD 涉及将电解液中的金属离子还原到导电衬底上，从而形成一层坚固且连续的金属薄膜 。随着集成电路特征尺寸的缩小，半导体行业从减法工艺的铝布线转向了铜互连，这使 ECD 成为不可或缺的工艺模块 。与掺杂多晶硅和钨等传统互连材料相比，铜表现出更高的导电性和导热性 。ECD 因其能够实现高深宽比沟槽和通孔的无空洞“自底向上”填充而备受推崇，这是物理气相沉积 (PVD) 和化学气相沉积 (CVD) 难以高效实现的目标 。此外，ECD 沉积的材料应力相对较低，从而保持了底层介质层的机械完整性 。除了标准的逻辑互连外，ECD 还是填充硅通孔 (TSV) 的主要方法，而 TSV 是实现三维集成电路和异构集成的关键技术 。
Process map · 流程地图
把文章放回完整流程
在工艺流程中继续探索「electrochemical deposition」
从 40nm 节点进入完整流程地图，不把你送到未经核对的步骤。
从完整流程地图进入，逐步查看模块关系、物理原理与 2.5D 截面演进。
物理原理与机制
电化学铜沉积的基本机制依赖于经典的电极动力学和质量传递理论 。电化学池由电解液、电源、阳极和阴极组成 。在半导体工艺中，带有薄导电晶种层 (seed layer) 的图案化晶圆充当阴极 。当施加外部电势时，它会从阳极提取电子，使带正电的化学物质以溶剂化形式存在于电解液中 。与此同时，电子到达阴极，并在边界层与金属阳离子（如 Cu2+）结合，将其还原为晶圆表面的零价固态金属 。总的氧化还原反应决定了铜在阳极失去两个电子被氧化为 Cu2+，这些离子穿过电解液（离子传输介质）并在阴极被还原 。这种还原的动力学驱动力受能斯特方程控制，而根据法拉第定律，沉积速率与施加的电流成正比 （工程实践）。另一种机制是化学镀，它涉及在不使用外部电极或施加电流的情况下，从电解液中形成金属膜 。在该技术中，氧化剂（如 CuEDTA）和还原剂（如甲醛）直接在具有催化活性的表面上发生同步氧化还原反应 。对于宽带隙半导体，通常先沉积一层中间激活层（如锌），以提供化学镀反应所需的表面催化位点 。
工艺原则
为了实现成功的集成，必须精确控制 ECD 工艺参数以引导沉积轮廓 。电解液在深特征内部的几何限制自然会导致金属离子消耗的梯度 。如果通孔底部的离子消耗速度超过补充速度，就会发生次共形沉积 (subconformal deposition)，导致台阶覆盖率 (step coverage) 差 。通过平衡离子消耗和补充可以实现共形沉积，通常通过降低镀膜速率或利用脉冲电镀来实现 。在脉冲电镀中，施加的电流会周期性地中断或反转，从而允许在关断周期内缓解消耗效应，并确保深特征内部有足够的离子浓度 。对于先进互连，需要超共形 (superconformal) 或“自底向上”的生长 。这种现象在很大程度上依赖于有机电镀槽添加剂：加速剂 (accelerators)、抑制剂 (suppressors) 和整平剂 (levelers) （工程实践）。整平剂是特意抑制沉积的化学物质 。由于扩散效应，它们倾向于吸附在形貌的顶面和拐角处，而不是沟槽底部 。因此，顶面的沉积量少于通孔底部，从而获得极佳的填充能力 。此外，实时监控电解液化学性质至关重要；原位光学监测可以跟踪溶液的色调和饱和度，这与沉积速率以及最终薄膜微观结构的纯度相关 。
挑战与失效模式
特征几何形状、质量传递和添加剂动力学之间复杂的相互作用在 ECD 过程中引入了多种失效模式 （工程实践）。最关键的缺陷是在填充特征内部形成空洞或缝隙 （工程实践）。如果通孔顶角处的沉积速率超过底部，则通常会出现空洞，导致特征在内部完全填满之前过早“夹断”并密封开口 。为了减轻这种情况，工程师可以设计特定的通孔形状；例如，在 TSV 结构中设计双锥角 (dual taper angle) 可改善侧壁覆盖率，并扩大无空洞金属填充的工艺窗口 。另一个重大挑战是保持沉积金属的晶体质量 。对于铜互连，优选强 Cu(111) 晶粒取向，因为它提供了更低的电阻率和更强的抗电迁移能力 。然而，有机添加剂的逐渐分解会产生改变电化学反应动力学的副产物 。这些杂质的积累会降低晶体质量，表现为 Cu(111) 取向比例的下降，最终损害器件的可靠性 。在化学镀工艺中，催化激活层的非均匀性会导致局部反应过度，从而导致金属结节的不可控形成和高接触电阻 。
技术节点演进
ECD 技术的发展与互补金属氧化物半导体 (CMOS) 工艺的缩放紧密相连 。在 28nm 平面工艺时代，铜 ECD 工艺针对相对较宽的沟槽进行了优化，传统的添加剂组合提供了足够的自底向上填充能力 。然而，随着行业转向 14nm FinFET 节点中复杂的 3D 晶体管架构，互连尺寸急剧缩小，局部通孔的深宽比呈指数级增加 。到了 7nm FinFET 代，铜导体可用的物理体积变得极小，高电阻的阻挡层和种子层占用了截面积的很大一部分，导致整体导线电阻增加 。这推动了超薄连续种子层以及专为极端纳米级限制下工作而设计的超精细整平剂分子的创新 （工程实践）。同时，传统平面缩放的放缓将重点转向了 3D 封装 。TSV 技术的发展旨在缩短电信号路径、降低 RC 延迟并提高输入/输出密度 。与纳米级逻辑通孔相比，TSV 的宏大尺寸需要全新的 ECD 电镀体系，严重依赖脉冲电流波形和更长的电镀时间来管理宏观尺度的离子消耗 。
相关工艺
ECD 并非孤立运行；它需要一系列紧密集成的前置和后置步骤 （工程实践）。由于电镀需要导电路径，因此必须首先在整个晶圆表面沉积一层连续的金属种子层（通常为铜），这通常使用通过溅射实现的物理气相沉积 (PVD) 。该种子层的完整性直接决定了后续 ECD 工艺的均匀性 。在 ECD 步骤之后，晶圆表面覆盖着一层厚且不均匀的多余金属，称为过剩金属层 (overburden) 。必须完全去除该过剩金属层，以实现各互连线的电气隔离 （工程实践）。这是通过化学机械平坦化 (CMP) 实现的，它将金属研磨回周围介质层的高度 。这种刻蚀沟槽、沉积阻挡层/种子层、ECD 铜填充以及 CMP 研磨的序列构成了铜双大马士革集成方案的骨架 。在专业的 MEMS 应用中，有时使用选择性湿法刻蚀来代替 CMP 以去除铜种子层，从而避免损坏电沉积的功能结构 。