先进半导体制造中穿通刻蚀（Break-Through Etch）的原理与集成

引言

在先进半导体制造中，实现纳米级的结构精度需要对薄膜界面和表面层进行绝对控制。在基于等离子体的干法刻蚀工艺中，最关键的初始阶段之一是穿通刻蚀（break-through etch），也常被称为突破刻蚀、BT刻蚀或初始刻蚀步骤。

在对多晶硅、金属或电介质等主要目标材料进行图形化之前，必须清除其表面的原生氧化物或有机残留物。当硅或金属基底暴露于洁净室环境时，会自发反应形成一层薄而稳定且通常不均匀的原生氧化层（如二氧化硅 SiO2）。由于主刻蚀化学体系通常经过特别设计，对氧化物具有极高的选择性以保护下层的刻蚀停止层，因此这些化学体系在去除初始原生氧化层屏障时效率极低。

如果没有专门的初始刻蚀步骤来均匀化并去除这种原生氧化物，随后的主刻蚀将遭受严重的微负载效应、刻蚀速率不均匀以及局部掩蔽效应。因此，穿通刻蚀作为一种前置工艺，为现代集成电路中所有后续的结构图形转移建立了基准表面均匀性和轮廓控制。

物理与机制

化学键解离与溅射阈值

穿通刻蚀的物理与化学原理植根于化学键解离能和离子-表面动力学。在标准主刻蚀步骤中（例如使用氢溴酸/氧气 HBr/O2 化学体系对多晶硅栅极进行各向异性刻蚀），工艺高度依赖于生成挥发性四溴化硅（SiBr4）的化学反应。然而，原生氧化物中硅-氧（Si-O）键的键能远高于硅-硅（Si-Si）键的键能。在纯化学刻蚀条件下，等离子体中产生的卤素自由基无法自发打破高度稳定的 Si-O 网络。

为了克服这一热力学障碍，BT刻蚀需要暂时将工艺机制调整为更高的物理离子作用状态。物理性更强的刻蚀机制能够提升轮廓控制所需的方向性，但与纯化学过程相比，通常会牺牲材料选择性 [T1]。在反应离子刻蚀（RIE）系统中，这可以通过引入四氟甲烷（CF4）等含氟气体或提高射频（RF）偏置功率以增强物理溅射来实现。

离子辅助表面反应

当在 BT 刻蚀期间引入 CF4 时，等离子体会产生活性氟（F）自由基和氟碳离子（CFx+）。氟物种与原生氧化物发生化学反应生成挥发性四氟化硅（SiF4）气体，同时伴随的离子轰击在物理上削弱了氧化物晶格。物理溅射与化学挥发之间的协同作用通过离子辅助化学刻蚀模型进行描述，其中离子的物理轰击提供了化学反应所需的活化能。

在干法等离子体 BT 刻蚀中，加速离子的定向通量确保了原生氧化物以各向异性方式被去除，从而保持了掩膜层的垂直轮廓。

工艺原理

为了实现最佳的穿通刻蚀，工艺工程师需要在较短的时间内平衡多个等离子体参数：

• RF Source Power（源功率）：控制腔体内的整体等离子体密度和自由基产生速率。足够的源功率可确保反应性自由基的稳定通量，同时避免光刻胶过早腐蚀。
• RF Bias Power（偏置功率）：调节等离子体鞘层两侧的电位差，直接决定入射离子的动能。与主刻蚀相比，BT刻蚀阶段通常施加较高的 RF 偏置功率，通过离子溅射打破稳定的表面化学键。
• 气体化学成分：引入富氟前体（如 CF4 或 SF6）以突破原生氧化物。一旦穿透，化学体系迅速切换回具有高选择性的混合气体（如 HBr/O2 或 Cl2/Ar），以减少底层材料的横向损失。
• 腔体压力：降低腔体压力可增加离子的平均自由程，减少散射，从而产生高度定向的垂直离子通量，用于清除高深宽比结构中的氧化物。
• 基底温度：控制挥发性副产物的解吸速率和侧壁聚合物沉积动力学，防止从 BT 刻蚀过渡到主刻蚀期间形成非挥发性残留物。

挑战与失效模式

由于原生氧化物去除与基底保护之间的竞争需求，实施稳健的穿通刻蚀需要在一个狭窄的工艺窗口内运行：

微掩蔽与不均匀轮廓

如果穿通刻蚀时间不足或离子能量不够，整个晶圆上会残留原生氧化物微岛。初始刻蚀步骤中的不完全去除或掩模缺陷可能导致微掩蔽效应，从而引发表面粗糙度增加和图形图案化不均匀 [P1]。在随后的主刻蚀过程中，这些残留的氧化物斑块会充当意想不到的掩膜，产生未刻蚀的微柱缺陷，导致结构异常或电气短路。

穿透与下层损伤

相反，如果 BT 刻蚀过于剧烈或 RF 偏置功率过高，可能会穿透薄的底层材料。在先进逻辑结构中，导电栅极下方的栅介质层极薄。过度的 BT 步骤会腐蚀这一薄介质屏障，损坏沟道区域，导致栅极漏电流增加或阈值电压漂移。

关键尺寸（CD）偏差与光刻胶腐蚀

初始刻蚀步骤中的强物理溅射会降低工艺对有机光刻胶的掩膜选择性。如果光刻胶边缘被严重腐蚀或刻面化，这种几何畸变会转移到下层薄膜中，导致显影后检测与刻蚀后检测之间的关键尺寸偏差。

电介质残留

在接触孔和通孔刻蚀中，物理偏置不足或化学成分不当可能导致接触孔底部残留电介质。未清除的残留氧化物会增加接触电阻，或阻碍阻挡层材料的均匀成核。

技术节点演进

随着器件尺寸的微缩，穿通刻蚀的集成度与复杂性显著演进：

平面 CMOS 节点

在平面晶体管架构中，栅极图形化主要涉及平坦基底上的平面多晶硅叠层。晶圆表面的原生氧化层相对均匀。使用 CF4 和 Cl2/Ar 混合气体配合中等偏置功率的简短 RIE 穿通步骤，足以在主刻蚀前清除原生氧化物。

FinFET 架构

向 3D 鳍式场效应晶体管架构的过渡，导致垂直鳍片顶部与深沟槽侧壁之间的原生氧化物覆盖不均匀。标准的平面穿通步骤可能会在清除沟槽底部之前严重过刻蚀鳍片顶部。工艺实现采用了阶梯式偏置斜坡控制和定制的氟碳气体比例，以在不损坏 3D 硅几何结构的情况下均匀清除原生氧化物。

先进 HKMG 与全环绕栅极（GAA）

在高 k 金属栅极（HKMG）和纳米片全环绕栅极（GAA）结构中，BT 刻蚀必须处理过渡金属的原生氧化物和复杂高 k 电介质。这需要采用原子层刻蚀（ALE）方案和精细的能量控制，以在防止沟道性能退化的同时维持界面质量。

相关工艺

光刻

光刻工艺（特别是极紫外光刻）决定了薄光刻胶图形的初始尺寸。由于 EUV 光刻胶较薄以防止图形倒塌，BT 刻蚀必须在设计上优化各向异性，并尽量减少光刻胶消耗。

表面清洗与排队时间（Q-Time）控制

在进入干法刻蚀腔体之前，晶圆会经过湿法预清洗（如稀 HF）以去除大部分氧化物。由于暴露的硅表面会在空气中重新氧化，预清洗与干法刻蚀装载之间会执行严格的排队时间（Q-time）控制，以维持一致的原生氧化物起始厚度。

金属化与接触孔形成

在接触孔开口刻蚀之后，需要填充导电金属。接触孔界面的 BT 刻蚀质量直接决定了接触电阻，并确保无空洞的阻挡层沉积。

未来展望

随着器件尺寸接近物理微缩极限，传统的基于溅射的穿通刻蚀面临严格的损伤预算。自我终止刻蚀机制允许在纳米尺度上实现高度可控的图形转移，而无需完全依赖严格的时间控制 [P2]。未来的节点越来越依赖两种先进途径：

1. 原子层刻蚀（ALE）：通过将化学吸附和物理解吸阶段解耦，以单原子层为单位去除氧化物，对下层沟道造成极小的物理损伤。
2. 干法化学表面调节：集成式远程等离子体化学清洗（如 NF3/NH3 气相反应）在真空集成簇中化学挥发原生氧化物，允许在主刻蚀及随后的原子层沉积（ALD）或金属化步骤之前进行低损伤表面预处理。