引言
在先进半导体制造领域,实现亚纳米级的结构精度需要对每一个界面和薄膜表面进行绝对控制 。在基于等离子体的干法刻蚀工艺中,最关键但常被忽视的阶段之一是初始步骤:穿通刻蚀(break-through etch),也称为突破刻蚀、BT刻蚀或初始刻蚀 。
在对主要目标材料(如多晶硅、金属或先进电介质)进行图形化之前,必须清除表面上的任何原生氧化物或有机残留物 。当硅或金属基底暴露于大气中的氧气或洁净室湿度中时,它们会自发反应形成一层高度稳定且不均匀的原生氧化层,如二氧化硅 (SiO₂) 。由于主要刻蚀化学工艺经过专门设计,对氧化物具有极高的选择性,旨在保护底层的停止层,因此这些化学工艺在去除这种初始原生屏障方面效率极低 , 。
如果没有专门的初始刻蚀步骤来均匀化并去除这种原生氧化物,随后的主刻蚀将遭受极端的微负载效应、严重的刻蚀速率不均匀和微掩膜效应 ,(工程实践)。因此,穿通刻蚀作为一种门户工艺,为现代集成电路 (IC) 中所有后续的结构图形转移建立了基准均匀性和轮廓控制 , 。
物理与机制
化学键解离与溅射阈值
穿通刻蚀的物理和化学原理植根于化学键解离能和离子-表面动力学 , 。在标准主刻蚀步骤中(例如使用氢溴酸/氧气 (HBr/O₂) 化学工艺对多晶硅栅极进行各向异性刻蚀),该工艺旨在高度依赖生成挥发性四溴化硅 (SiBr₄) 的化学反应 , 。然而,原生氧化物中硅-氧 (Si-O) 键的键能约为 8.3 eV,而硅-硅 (Si-Si) 键的键能仅约为 3.4 eV 。在典型的化学刻蚀条件下,等离子体中产生的卤素自由基(如溴或氯)无法自发打破高度稳定的 Si-O 网络 。
为了克服这一热力学障碍,BT刻蚀必须暂时降低对氧化物的选择性 。这是通过将等离子体机制从化学主导状态转换为物理-化学混合状态或高度物理状态来实现的 , 。在反应离子刻蚀 (RIE) 系统中,这是通过使用含氟气体(如四氟甲烷 (CF₄))或显著增加射频 (RF) 偏置功率以提升物理溅射分量来完成的 。
离子辅助表面反应
当在 BT 刻蚀期间引入 CF₄ 时,等离子体会产生活性氟 (F) 自由基和氟碳离子 (CFx+) 。氟物种与原生氧化物发生化学反应生成挥发性四氟化硅 (SiF₄) 气体,同时伴随的离子轰击在机械上削弱了氧化物晶格 , 。物理溅射与化学挥发之间的协同相互作用通过离子辅助化学刻蚀模型来描述,其中离子的物理轰击提供了化学反应快速进行所需的活化能 ,(工程实践)。
该机制与湿法化学刻蚀不同,后者由界面质量输运和扩散边界层决定化学溶解速率 。在干法等离子体 BT 刻蚀中,加速离子的定向通量确保了原生氧化物以高各向异性被去除,从而保持了掩膜层的垂直轮廓 , 。
工艺原理
为了实现最佳的穿通刻蚀,工程师必须仔细平衡多种等离子体参数 。由于 BT 步骤持续时间很短(通常仅为几秒),必须严格控制这些参数的变化速率和定向影响 。
- RF Source Power:源功率控制腔体内的整体等离子体密度和自由基产生速率 。高源功率可确保反应性自由基的稳定通量,但必须平衡以避免掩膜过早腐蚀 。
- RF Bias Power:偏置功率调节等离子体本体与晶圆静电吸盘之间的电位差,直接决定了入射离子的动能 , 。在 BT 刻蚀过程中,与主刻蚀相比,通常施加更高的 RF 偏置功率,从而最大化物理溅射以断裂稳定的原生氧化物键 。
- 气体化学成分:在初始刻蚀期间,添加富氟前体(例如 CF₄ 或六氟化硫 (SF₆))至关重要 (工程实践)。一旦突破原生氧化物,化学工艺会迅速切换回更具选择性的卤素混合物(例如 HBr/O₂ 或 Cl₂/Ar),以防止底层硅基底的各向同性横向刻蚀 , 。
- 腔体压力:降低腔体压力会增加离子的平均自由程,减少离子-中性粒子散射,从而产生高度定向的垂直离子通量 ,(工程实践)。这种定向轰击对于在深且高深宽比的沟槽中实现各向异性的原生氧化物去除至关重要 。
- 基底温度:电极温度会改变挥发性副产物的解吸速率,并影响特征侧壁上的聚合物沉积动力学 , 。精确的热调节可防止从 BT 步骤过渡到主刻蚀期间形成非挥发性残留物 。
挑战与失效模式
由于工艺窗口狭窄以及氧化物去除与基底保护之间的竞争需求,实施稳健的穿通刻蚀极具挑战性 。如果 BT 步骤优化不当,可能会出现几种关键的失效模式:
微掩膜与硅“草”效应
如果穿通刻蚀步骤太短,或者离子能量不足以完全清除整个晶圆上的原生氧化物,将会残留原生氧化物微岛 ,(工程实践)。在随后的主刻蚀过程中,这些残留的氧化物斑块会充当意想不到的高强度掩膜,因为主刻蚀化学工艺对氧化物具有高选择性 。这会导致一种称为微掩膜的严重缺陷,产生未被刻蚀的柱状结构或草状结构,进而导致电气短路 ,(工程实践)。
穿透与下层损伤
相反,如果 BT 刻蚀过于激进、时间过长或使用了过高的 RF 偏置功率,它可能会穿透薄的底层 , 。在先进逻辑结构中,多晶硅或金属栅极下方的栅极电介质(如二氧化硅或高 k 电介质)极薄 , 。过长的 BT 步骤会轻易腐蚀掉这个薄屏障,损坏有源沟道,导致直接的结构变形,并诱发灾难性的电介质击穿或高漏电流 ,(工程实践)。
关键尺寸 (CD) 偏差与光刻胶腐蚀
初始刻蚀步骤中的高度物理溅射会降低工艺相对于有机光刻胶掩膜的选择性 , 。如果光刻胶在图形边缘被显著腐蚀或刻面化,这种几何畸变会转移到下方的薄膜中 , 。这会导致巨大的关键尺寸 (CD) 偏差,即显影后检测 (ADI) CD 与清洗后检测 (ACI) CD 之间的差异 。
电介质残留与聚合
在复杂的接触孔刻蚀中,保持聚合与挥发之间的平衡至关重要 , 。在初始开口期间,物理偏置不足或化学成分不当可能导致电介质残留或接触孔底部清理不彻底 。这种残留物会充当电绝缘体,导致开路失效或不可接受的高接触电阻 。
技术节点演进
随着 CMOS 器件的微缩,穿通刻蚀的集成度和复杂性已发生巨大演变 。
[技术节点微缩趋势]
28nm 平面 14nm FinFET 7nm 及以后 (GAA)
+--------------+ +--------------+ +--------------+
| 平面多晶硅 | =====> | 3D Fin RIE | =====> | 原子层刻蚀 |
| HBr/O2/CF4 | | 高深宽比 | | (ALE) |
+--------------+ +--------------+ +--------------+
28nm 平面节点
在平面时代,以 28nm 平面工艺流为例,栅极图形化主要涉及传统平面多晶硅叠层 , 。平坦多晶硅表面上的原生氧化层相对均匀 。使用 CF₄ 和 Cl₂/Ar 混合物配合中等偏置功率的简短 RIE 穿通步骤,足以在不冒栅极氧化层被穿透风险的情况下清除氧化物 ,(工程实践)。
14nm FinFET 节点
在 14nm FinFET 节点向 3D 鳍式场效应晶体管架构的过渡,显著增加了 BT 刻蚀的复杂性 。3D 形貌引入了高度不均匀的原生氧化物覆盖 ,(工程实践)。由于原生氧化物厚度在鳍片顶部和深沟槽底部之间存在差异,标准的平面穿通步骤会在清除沟槽之前严重过刻蚀并损坏硅鳍片的顶部 ,(工程实践)。为了解决这个问题,工程师采用了先进的“软着陆”初始刻蚀 ,使用多级偏置斜坡控制和高选择性的氟碳比例,在不损坏 3D 硅几何结构的情况下均匀地清除原生氧化物。
7nm 及以后节点
在 7nm FinFET 节点及以后,高 k 金属栅极 (HKMG) 叠层的引入改变了材料格局 。BT 刻蚀不再仅仅是清除原生二氧化硅,还必须突破过渡金属(如氧化钛或氧化钽)的原生氧化物和复杂的高 k 电介质 ,(工程实践)。这需要引入高温等离子体工艺 和原子层刻蚀 (ALE) 方案,以实现亚埃级的深度控制,在保持低寄生接触电阻的同时,防止对有源多栅极结构的任何降解 。
相关工艺
穿通刻蚀的性能和工艺窗口与上游和下游工艺步骤紧密耦合 , , 。
光刻
光刻步骤,特别是在使用极紫外光刻时,决定了光刻胶掩膜的初始尺寸和厚度 ,(工程实践)。由于先进光刻技术利用超薄光刻胶来防止图形倒塌,BT 刻蚀必须在设计上具备最大的各向异性和最短的物理溅射时间,以防止等离子体完全消耗掉薄光刻胶掩膜 ,(工程实践)。
表面清洗与排队时间 (Queue-Time) 控制
在进入干法刻蚀腔体之前,晶圆通常会经过湿法化学清洗工艺(如稀氢氟酸)以去除大部分原生氧化物 。然而,由于硅表面具有高度反应性,原生氧化物在暴露于空气后会立即开始重组 。因此,在预清洗和干法刻蚀装载之间会强制执行严格的排队时间 (Q-time) 控制,以确保一致且薄的原生氧化物起点 ,(工程实践)。
金属化与接触孔形成
在接触孔刻蚀之后(这需要高选择性的穿通和主刻蚀步骤 ),接触孔必须填充导电金属 。在先进金属化工艺中,BT 刻蚀的质量直接决定了界面电阻 。如果接触孔底部残留任何电介质或氧化物,它会阻碍阻挡层的正确成核,导致金属填充空洞 ,或显著增加接触电阻 。
未来展望
随着半导体行业从 FinFET 过渡到纳米片全环绕栅极 (GAA) 架构,并向二维过渡金属硫族化合物 (TMDs) 发展,传统的基于物理溅射的穿通刻蚀正达到其物理极限 。未来的制造节点将日益依赖两项关键技术:
- (工程实践)原子层刻蚀 (ALE):通过将化学吸附和物理解吸阶段解耦,ALE 能够以单原子层为单位去除原生氧化物,且对底层有源沟道几乎没有物理损伤,确保了完美的选择性和图形保真度 。
- 干法化学表面调节:集成式远程等离子体干法化学清洗(如三氟化氮 (NF₃) 和氨 (NH₃) 气相反应)正被直接集成到真空簇中 。这些工艺以各向同性的方式化学挥发原生氧化物,且没有离子轰击损伤,允许在主刻蚀及随后的原子层沉积 (ALD) 或金属化步骤之前进行完全的“零偏置”穿通步骤 。