技术博客
深入了解半导体制造工艺的物理原理与集成逻辑
28nm Poly栅极图形化工艺流：原理、光刻与刻蚀集成
完整流程中的功能 在28nm平面工艺流中，栅极图形化模块充当薄膜堆叠沉积与前段结形成之间的核心结构桥梁。具体而言，P1多晶硅光刻集成步骤将连续的、未图形化的栅极层堆叠转化为横跨有源硅区域的高密度隔离栅极线条。
28nm STI CMP机理：平坦化物理、界面化学与缺陷控制
完整工艺流程中的功能 在先进集成电路制造中，浅沟槽隔离（STI）作为主要的结构边界，防止相邻晶体管之间产生寄生漏电流和闩锁效应 P1T1。
7nm Fin凹陷机理：物理原理、集成工艺与Fin高度调控
在完整流程中的功能 在亚10纳米逻辑制造中，Fin凹陷刻蚀作为关键的尺寸设定步骤，将平面化的浅沟槽隔离（STI）介质表面转变为暴露的三维导电沟道鳍片。
7nm金属栅极CMP机理：物理化学、平坦化停止控制及工艺集成动力学
完整流程中的功能 在先进的替换金属栅极（RMG）FinFET 集成中，牺牲性多晶硅假栅被去除，并替换为高 k 栅介质、多层功函数金属以及低电阻率体填充金属。
7nm鳍上伪栅极刻蚀：物理机理、集成逻辑与后端可靠性
在完整流程中的功能 在采用替代金属栅极（RMG）方案的 7nm 鳍式场效应晶体管（FinFET）逻辑制造中，伪栅极图形化是一个基础的前段（FEOL）模块。
14nm FinFET虚栅硅过鳍刻蚀：物理机制、形貌控制与模块集成
完整流程中的功能 在先进多栅极架构集成中，特别是在14nm栅极模板定义中，功能型晶体管栅极结构的形成依赖于替代金属栅极（RMG）方案 。
14nm FinFET工艺中栅极接触钨填充与CMP集成原理
在完整流程中的作用 在14nm FinFET架构的先进中段工艺（MOL）中，栅极接触金属化作为关键导电桥梁，将埋入式金属栅极电极连接到后端工艺（BEOL）互连网络。
掌握40nm BSI CMOS图像传感器中上层OCL回流机制：物理学、表面自由能与光学集成
在完整工艺流程中的功能 在现代40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器（CIS）中，硅衬底上方的光学堆栈决定了入射光子被收集并转换为电荷的效率。
28nm制程中接触势垒（CB）介质层刻蚀的物理原理、集成机制与器件可靠性
在完整流程中的作用 在28纳米平面工艺流中，接触势垒（CB）介质层刻蚀是打开穿过复合接触介质层堆叠的垂直接入通孔的关键图案转移步骤。
40nm BSI CIS 集成中的 P 型钉扎注入与表面电势控制
完整工艺流程中的功能 在现代图像传感器制造中，表面钉扎层（surface pinning layer）的形成是前段工艺（FEOL）光电二极管模块中的关键步骤。
7nm节点选择性eSi源漏集成：物理、化学与模块工艺整合
完整工艺流程中的功能 在 10nm 以下逻辑工艺制造中，n 型场效应晶体管 (nFET) 源漏极区域中选择性外延硅 (eSi) 的集成是 7nm FinFET 工艺流程中的核心模块。
14nm制程中的选择性硅与硅锗外延集成：原理、应变动力学及集成逻辑
完整工艺流程中的功能 在现代 14nm FinFET 逻辑制造中，加高源漏外延通过同时管理寄生串联电阻、沟道应力工程和牺牲接触材料，发挥着基础性作用。