简介
硅锗（SiGe）是一种由结晶硅和锗混合而成、用途极为广泛的半导体合金 。由于其能带隙可调，且具有将机械应力引入硅晶格的独特能力，它已成为现代集成电路中的基础材料系统 。在互补金属氧化物半导体（CMOS）工艺流程中引入 SiGe，极大地改变了器件微缩的发展轨迹 。通过在特定器件区域替换纯硅，工程师可以利用 SiGe 的物理特性来增强载流子传输，而无需完全依赖传统的几何尺寸微缩 。在当代半导体制造中，SiGe 发挥着多种关键作用 。它主要用作源/漏极应力材料，以提高 p 型金属氧化物半导体（p-MOS）场效应晶体管（FET）的驱动电流 。此外，它还作为先进逻辑器件中的高迁移率沟道材料，并构成了高速异质结双极晶体管（HBT）中的关键基极层 。随着工业界不断突破性能和功耗效率的极限，掌握硅锗复杂的材料科学、缺陷物理学及集成挑战，对于下一代技术节点而言仍然至关重要 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Silicon Full Trench Etch (Anisotropic)
在 40nm BSI CMOS Image Sensor 中，“silicon germanium”对应 F_DTI 模块的第 16 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
物理与机制
晶格失配与应力工程
使 SiGe 在现代微电子领域具有不可替代作用的核心物理机制在于晶格动力学和能带理论 。锗的天然晶格常数比硅大 。当一层薄的 SiGe 外延层生长在块体硅衬底上时，两者原子间距的不匹配使得 SiGe 层无法呈现其自然的块体尺寸 。相反，为了在界面处保持有序的原子排布，SiGe 晶格必须横向压缩以与底层的硅模板对齐 。根据生长平面的取向和周围结构的边界条件，这种晶格失配会引入强烈的单轴或双轴压应力 。根据半导体能带理论，通过施加压应力操纵周期性晶体势场，会使简并的重空穴和轻空穴价带发生分裂 。这种能带分裂显著减少了带间散射并降低了空穴的有效质量 。有效质量的降低直接转化为孔穴迁移率的大幅增强，从而使 p-MOS 器件在给定工作电压下驱动电流得到显著提升 。
双极结型晶体管动力学
除了场效应晶体管，SiGe 从根本上改变了双极结型晶体管（BJT）的性能 。在异质结双极晶体管中，SiGe 被用于基极区域以设计内置电场 。通过在超薄基极区域内对锗浓度进行空间渐变（通常从靠近发射极的低浓度开始，向集电极方向增加），可以建立起连续的能带隙梯度 。这种能带隙梯度充当准电场，主要通过漂移传输加速注入的少子（NPN 器件中的电子）穿过基极，而不是完全依赖传统同质结 BJT 中占主导地位的较慢扩散机制 。这极大地缩短了基极渡越时间，有效提高了晶体管的电流增益和高频截止特性 。
工艺原理
选择性外延生长与空腔工程
将 SiGe 集成到逻辑器件中的主要方法是，在有源沟道邻近的凹陷源极和漏极区域进行选择性外延生长（SEG）。在此过程中，刻蚀出的空腔形态（例如特殊的 sigma 型凹陷）对于将物理应力高效耦合至沟道区域起着关键作用 。凹陷刻蚀过程中暴露出的特定晶体面决定了生长动力学以及嵌入式 SiGe 的最终体积 。通过在外延过程中仔细调节锗浓度，工艺工程师必须在施加压应力的大小与薄膜的热力学稳定性之间取得平衡 。较高的锗浓度会产生更大的晶格失配，从而导致更高的诱导应力，但同时也缩小了无缺陷晶体生长的工艺窗口 。
用于鳍片形成的固态扩散
针对非平面架构的另一种集成方案涉及通过固态互扩散来制造 SiGe 鳍片 。在这种方法中，由图案化硅鳍片组成的基底结构被覆盖上一层原子级薄的锗原子层 。沉积完成后，通过高温热退火驱动锗原子置换扩散进入硅晶格，从而原位形成 SiGe 合金鳍片 。固态扩散行为遵循菲克定律，并根据阿伦尼乌斯关系表现出对温度的指数依赖性 。通过循环重复沉积和退火步骤，鳍片内的锗含量可以逐步增加 。这种循环方法既能精确控制成分梯度，又能减轻因单次高浓度外延步骤可能引起的严重结构缺陷 。
挑战与失效模式
界面缺陷态与氧化物不稳定性
SiGe 集成中最深刻的挑战之一出现在半导体沟道与栅极电介质之间的界面 。与形成坚固且电子稳定的天然氧化物的硅不同，锗氧化后会形成高度不稳定的次氧化物（GeOx）。由于 Ge-O 键在热力学上比 Si-O 键弱，这些次氧化物在随后的热处理步骤中极易分解 。界面处不稳定的 GeOx 的存在会引入悬挂键，并在半导体能带隙内产生高密度的电子缺陷态（界面陷阱）。这些陷阱态会捕获并释放载流子，导致严重的库仑散射、沟道迁移率下降以及显著的阈值电压漂移（工程实践）。因此，抑制 GeOx 的形成并控制界面陷阱密度（Dit）是功能性 SiGe 沟道器件的必备要求 。
应力弛豫与失配位错
另一个关键的失效模式是灾难性的应力弛豫（工程实践）。SiGe 的迁移率优势完全依赖于保持晶体晶格的弹性形变 。然而，如果 SiGe 层的物理体积或锗浓度超过了特定的热力学极限（即临界厚度），累积的应力会强制自发产生失配位错 。这些扩展的晶体缺陷穿过有源器件区域，充当非辐射复合中心，并造成严重的电学漏电路径 。一旦位错形成，内置应力就会发生不可逆的弛豫，从而完全抵消预期的迁移率增强效果 。防止应力弛豫需要对沉积体积、热预算以及底层的空腔几何形状进行严格的工艺控制 。
热预算与过扩散
在采用固态扩散进行鳍片形成的工艺流程中，热预算管理是一项严苛的限制（工程实践）。过高的退火温度或过长的暴露时间可能会触发锗的失控过扩散 。这种过扩散不仅会抹平精心设计的锗浓度梯度，还可能因高温表面迁移导致纳米级鳍片发生严重的形态退化或物理坍塌 。
技术节点演进
SiGe 的实施随着摩尔定律的发展发生了巨大变化（工程实践）。在 28nm 节点平面架构中，SiGe 主要用作 p-MOS 器件的嵌入式源/漏极应力材料 。相对于现代尺寸而言，这种集成在很大程度上是宏观的，主要依赖于优化 sigma 型空腔刻蚀，并将锗浓度推向其可行极限以最大限度地增加沟道应力 。随着工业界转向 14nm 节点及以后的 3D 架构，鳍式场效应晶体管的引入从根本上改变了 SiGe 的加工方式 。鳍片受限的物理体积意味着传统的嵌入式源/漏极应力源失去了一些耦合效率（工程实践）。因此，研究人员和制造商开始将 SiGe 直接引入有源鳍片沟道本身 。这种转变要求从单纯依赖应力增强迁移率，转变为利用 SiGe 合金固有的低有效质量作为块体沟道特性，从而对 3D 外延和鳍片互扩散工艺提出了前所未有的控制要求 。
相关工艺
将 SiGe 集成到先进节点与多个相邻工艺模块紧密相连：
- 原子层沉积 (ALD)： ALD 对于解决 SiGe 界面缺陷挑战至关重要 。通过在高-k 电介质 ALD 的初始阶段周期性地引入强氧化剂（如臭氧），工程师可以利用非理想反应物扩散，选择性地氧化并挥发界面处不稳定的锗原子 。这会留下一个稳定的、富硅的界面层，从而显著降低陷阱密度 。
- 高-k 金属栅极 (HKMG)： 必须精心调节金属栅极的有效功函数，以与应变 SiGe 沟道改变后的能带边缘对齐 。在 SiGe 上集成 HKMG 堆叠需要专门的热处理，以防止锗向脆弱的电介质层外扩散 。
未来展望
展望逻辑微缩的短期地平线之外，SiGe 的独特性能正在为全新的器件范式铺平道路 。该材料正被大量研究用于量子计算架构，其中 SiGe 的低自旋轨道耦合和成熟的可制造性，为长相干时间的自旋量子比特提供了一个优良的宿主环境 。此外，人们正在探索在工程化 SiGe 层内有意地、受控地产生穿透位错，以应用于神经形态计算，其中这些线性缺陷可能充当电阻开关器件中受控的导电细丝 。