引言
选择性是半导体工艺工程中最基本的概念之一 。其核心在于，选择性描述了暴露于相同工艺环境（无论是刻蚀、沉积还是清洗）的两种材料之间的差异化反应速率，并决定了工艺在何种精确程度上能够修改一种材料，同时保持另一种材料完整无损 。两种材料之间刻蚀工艺的选择性 S 定义为它们在特定刻蚀剂中的刻蚀速率之比 。在沉积语境中，选择性可以表示为目标生长表面上的薄膜覆盖率与非生长表面上的薄膜覆盖率之比 。无论具体的单位工艺如何，选择性决定了图形保真度、结构完整性以及多材料集成方案的可行性 。
选择性在半导体制造的几乎每一个步骤中都至关重要 。在刻蚀中，待刻蚀材料相对于掩模材料的选择性决定了掩模所需厚度，而相对于底层材料的选择性则决定了过刻蚀期间发生的损伤程度 。在沉积中，区域选择性工艺依赖于表面化学的固有或工程化差异，以在目标表面上生长材料，同时抑制其他地方的成核 。在微机械加工中，刻蚀选择性直接决定了最终微结构的厚度精度和表面形貌，因为初始表面粗糙度和几何不均匀性会根据选择性比值转移到停止层上 。
随着器件尺寸不断微缩，对选择性损失的容忍度已急剧降低 （工程实践）。在先进节点，薄膜更薄、结构为三维，且多种材料在近距离内共存 。一个在成熟节点表现出可接受选择性的工艺步骤，在更先进的节点可能会成为限制良率的失效因素 。因此，理解选择性的物理和化学起源，以及可用于工程设计选择性的杠杆，对于任何从事集成电路制造前沿工作的工艺工程师来说都是必不可少的 。
物理与机理
化学动力学起源
选择性的基本原理源于化学动力学和界面反应物理学 。不同材料具有不同的键能、晶体结构、表面终端和电子特性，所有这些都影响着它们与反应物种的相互作用方式 。当两种材料暴露于相同的刻蚀剂或前驱体环境时，每种表面上的反应概率不同，从而产生不同的有效反应速率 。例如，在湿法刻蚀中，氢氟酸 (HF) 对硅-氧键表现出强烈的热力学亲和力，形成可溶性的氟硅酸盐物种，而相邻材料（如多晶硅或铝）在相同条件下反应要慢得多 。这种反应路径和活化能上的差异是刻蚀选择性的物理起源 。
在等离子体刻蚀中，情况更为复杂，因为化学和物理机制同时起作用 。化学刻蚀涉及反应性中性物种与目标表面的反应，而物理刻蚀则由离子轰击驱动，将材料溅射掉 。两种材料之间的选择性取决于这两个通道的平衡：化学刻蚀速率主要影响目标材料，而物理溅射速率则影响掩模和底层 。增加离子方向性（例如，通过提高电极功率）会增加物理刻蚀分量，从而倾向于降低选择性；而增加化学刻蚀物种的浓度（例如，通过提高腔室压力）则倾向于提高选择性 。
选择性沉积中的表面化学
在区域选择性沉积中，其机制从不同的刻蚀速率转变为不同的成核和生长动力学 。其基本原理是，前驱体分子在具有不同化学终端的表面上具有不同的吸附能和配体交换反应性 。例如，金属表面可能为有机金属前驱体提供有利的吸附位点，而具有羟基终端的介电表面在相同条件下可能抵抗吸附 。这种固有的表面化学对比性使得选择性成核成为可能 。
然而，沉积中的选择性并非一成不变 。随着循环的累积，不希望的成核最终会通过缺陷介导的吸附、表面污染或钝化层的降解等机制发生在非生长表面上 。该过程可以使用类似于 Avrami 的成核-生长模型进行建模，其中诸如初始成核密度、成核生成速率和岛状生长速率等参数决定了在非生长表面开始积累材料之前，选择性能够维持多久 。化学选择性可以量化为时间或循环次数的函数，为跨实验室比较提供了一个度量标准 。
作为工程化选择性的刻蚀停止层
刻蚀停止技术代表了对选择性的有意工程化，以在刻蚀过程中创建一个自限边界 。通过利用固有的材料特性差异或外部施加的条件（如电偏压或光照），在可控的空间区域内引入了显著不同的刻蚀速率 。刻蚀停止层必须具备两个基本属性：刻蚀选择性和空间可图形化能力 。选择性越高，初始缺陷（如表面粗糙度）对最终结构的放大效应就越小，因为从初始表面到刻蚀停止层的形貌不平整度传输受选择性比值控制 。
工艺原理
工艺参数的方向性效应
选择性并非固定的材料属性；它是一个依赖于工艺的量，可以通过多种杠杆进行调节 。理解每个杠杆的方向性对于工艺优化至关重要 （工程实践）。
等离子体功率与离子能量 （工程实践）。 增加等离子体刻蚀过程中离子的方向性会增加物理溅射分量，这会对掩模材料的影响大于对目标材料的影响 。这会降低选择性 。相反，降低离子能量会保留化学刻蚀路径，同时抑制物理掩模侵蚀，从而提高选择性 。
腔室压力与物种浓度 （工程实践）。 更高的腔室压力增加了等离子体中化学刻蚀物种的浓度，增强了目标材料相对于掩模上物理溅射速率的化学刻蚀速率 。这提高了选择性 。
刻蚀剂化学性质与 pH 值 。 在湿法刻蚀中，刻蚀剂化学性质的选择直接决定了哪些材料会被攻击 。调整 pH 值可以改变化学平衡以提高选择性，并且添加在攻击反应中产生的化学物质可以进一步抑制对结构材料的不希望刻蚀 。缓冲剂、络合剂和表面活性剂都是选择性调节剂 。
温度。 由于刻蚀反应遵循阿伦尼乌斯型动力学，温度对不同材料的刻蚀速率影响不同，具体取决于它们各自的活化能 。根据主导反应路径中哪种材料具有更高的活化能，选择性可能会随温度升高而增加或降低 （工程实践）。
沉积中的表面钝化 。 在区域选择性原子层沉积 (ALD) 中，可以将钝化层施加到非生长表面上以抑制成核 。有机硅烷或疏水性前驱体优先吸附在某些表面上，形成抑制层，阻止后续的前驱体吸附 。钝化步骤本身的选择性取决于目标表面和非目标表面之间表面官能团密度、表面能和亲水性的差异 。
作为动态量的选择性
一个常被忽视的重要原理是，选择性在整个过程中并非恒定不变 （工程实践）。在刻蚀中，随着工艺从体膜过渡到界面，有效选择性可能会发生变化，因为界面处的混合层或损伤层可能具有不同的刻蚀特性 。在沉积中，随着循环次数增加，不希望的成核在非生长表面上累积，选择性会降低 。因此，工艺窗口受到选择性降至可接受阈值之下的那个时间点的限制 （工程实践）。在工艺设计中，特别是在需要长时间过刻蚀或厚膜沉积的步骤中，必须考虑这种动态行为 。
集成逻辑
从集成的角度来看，选择性与多个相邻的工艺决策相互作用 （工程实践）。掩模厚度必须结合刻蚀选择性来选择，以确保掩模能够承受整个刻蚀过程（包括过刻蚀）。在灰度光刻中，光刻胶与衬底之间的刻蚀选择性决定了光刻胶轮廓如何被转移：如果选择性太低，光刻胶在达到所需深度之前就被消耗殆尽；如果选择性太高，则在所有灰度级转移完成之前就已达到所需深度 。理想的选择性刚好在光刻胶被完全消耗的同时将整个光刻胶结构转移完毕 。这一原理直接联系到关键尺寸修整工艺，在这些工艺中，精确的尺寸控制依赖于良好匹配的选择性 。
挑战与失效模式
选择性损失与寄生反应
最常见的失效模式是选择性损失——工艺开始攻击或沉积在原本设计要避免的材料上 。在牺牲性二氧化硅的湿法刻蚀中，不良的选择性可导致结构材料的连续均匀刻蚀或局部溶解（点蚀、晶间腐蚀）。在牺牲层刻蚀过程中，腐蚀可能通过局部电化学电池的形成、多孔钝化层或空隙和裂纹的扩展而发生 。减轻这些影响的方法包括引入保护层、允许自然钝化层形成、调节 pH 值或添加反应产物以改变化学平衡 。
在选择性沉积中，选择性损失表现为在非目标表面上的不希望成核，可能由表面污染、钝化层覆盖不足或前驱体反应性过强导致 。当沉积超过特定工艺阈值时，选择性可能完全丧失 。这在表面之间的固有热力学对比有限时尤其成问题，例如在低温沉积条件下 。
表面敏感性与污染
区域选择性沉积工艺对初始表面化学状态极其敏感 。污染或非均匀的表面终端会通过提供伪成核位点而降低选择性 。前驱体交叉吸附——即一种针对某表面的抑制剂无意中吸附到另一表面上——也可能损害钝化步骤的选择性 。这些失效模式凸显了在选择性沉积步骤之前进行表面清洗的极端重要性 。
图形转移失真
在图形转移中，不匹配的选择性会使最终几何形状失真 （工程实践）。低刻蚀选择性会产生比设计值更短的台阶高度，而过度的选择性会阻止所有图形层被转移 。初始表面上存在的表面粗糙度会根据选择性比值被忠实地复制（并可能被放大）到刻蚀停止层中 。这些几何误差会传播到后续工艺步骤中，并可能导致覆盖误差、关键尺寸变化和电学参数偏移 。
粘附与机械失效
在表面微机械加工中，牺牲层的释放刻蚀可能导致粘附——释放的机械结构粘附到衬底上——如果选择性引起结构损伤，或者释放化学物质攻击保护层 。牺牲氧化物刻蚀过程中的铝腐蚀是另一个有充分文献记载的失效模式，通常需要添加表面活性剂或络合剂来抑制 。
钝化层残留物
在使用钝化或抑制层的选择性沉积中，这些层的不完全去除可能留下有机残留物，从而降低后续沉积薄膜的附着性或电学质量 。在等离子体或臭氧去除步骤中，钝化层的稳定性也可能限制工艺窗口，特别是当底层材料对这些化学物质敏感时 。
技术节点演进
28nm 时代：确立的选择性要求
在 28nm 节点，以28nm 平面工艺流程为代表，选择性要求已确立但并非极端苛刻 。平面晶体管架构意味着刻蚀和沉积工艺在相对简单的二维几何结构上运行 。传统的湿法和干法刻蚀化学工艺在二氧化硅、硅、光刻胶和常见金属层之间提供了足够的选择性 。在微机电系统和表面微机械加工中，牺牲氧化物刻蚀依赖于基于氢氟酸的化学工艺，其选择性足以应对所涉及的器件尺寸 。用于三维微机电系统结构的灰度光刻要求将刻蚀选择性与光刻胶厚度仔细匹配，但单次曝光技术即可满足垂直分辨率要求 。
14nm 时代：鳍式场效应晶体管的引入与新的选择性挑战
向鳍式场效应晶体管架构的过渡发生在 14nm 节点，以14nm FinFET 工艺流程为例，其引入的三维鳍形结构从根本上改变了选择性要求 。多个暴露表面——鳍顶部、鳍侧壁和隔离氧化物——共存于同一刻蚀环境中，每个表面都需要不同的刻蚀或沉积行为 。源/漏区的选择性外延生长要求在暴露的硅与相邻的介电表面之间具有高选择性 。实现这种选择性所需的成核层工程成为一个关键的工艺挑战 。
诸如自对准双重图形化之类的自对准工艺也对选择性提出了新的要求，因为间隔物沉积和芯轴去除步骤需要在芯轴、间隔物和衬底材料之间进行精确的差异化刻蚀 。 芯轴-间隔物图形化技术的引入意味着选择性直接决定了可实现的关键尺寸均匀性 。
7nm 及以下：极端选择性要求
在 7nm 及以下节点，如7nm FinFET 工艺流程所示，多重挑战——原子级薄膜厚度、复杂的三维几何结构以及新型材料——的汇聚将选择性推向了极限 。区域选择性沉积成为一项关键使能技术，为实现自下而上、无需光刻的图形化提供了潜力 。然而，在所需数量的沉积循环中保持选择性成为核心挑战，因为在低温下固有的表面热力学差异有限，且长时间沉积不可避免地会在非生长区域导致成核 。
使用脒基配体前驱体和其他新型化学方法扩展了适用于选择性沉积的材料体系 。开发了结合沉积和回刻的多步工艺，或交替沉积与抑制剂刷新循环的工艺，以延长选择性窗口 。在这些节点上，选择性不再是一个需要优化的单一参数——它是一个动态的、依赖于时间的量，必须在整个工艺序列中进行工程化设计 。
对于涉及源漏凹槽及后续外延生长的结构，凹槽内硅表面与相邻隔离材料之间的选择性对于实现适当的沟道应变和避免寄生沉积至关重要 。
相关工艺
选择性连接着半导体制造流程中众多相邻的工艺步骤 。在光刻中，抗反射涂层层必须在图形化后选择性地去除，而不损伤底层薄膜或光刻胶，这需要仔细的选择性工程设计 。在光刻之后，光刻胶去除必须在去除光刻胶的同时保护已图形化的特征——这又是一个由选择性驱动的步骤 。
在栅极堆叠形成中，选择性决定了栅极材料相对于有源区隔离的刻蚀，并且多晶硅栅极图形化要求多晶硅与栅极介电层之间具有选择性 。 自对准阻挡掩模工艺也依赖于选择性来定义阻挡区域，而不攻击底层 。
在互连集成中，单大马士革工艺要求在刻蚀和化学机械平坦化过程中，介电层与金属阻挡层/种子层之间具有选择性 。 去耦等离子体氮化步骤，用于工程化栅极介电层的氮分布，也依赖于选择性的氮掺入 。对于先进的 PMOS 器件，PMOS 轻掺杂漏极的形成需要选择性外延和掺杂工艺 。 窄栅极区和有源多晶硅层的定义都依赖于受选择性控制的刻蚀和沉积序列 。
未来展望
选择性工程化的未来在于几个新兴方向 （工程实践）。首先，区域选择性沉积正从实验室研究转向与生产相关的技术，新型前驱体化学方法——如脒基配体金属前驱体——正在扩展可选择性沉积的材料范围 。然而，低温下热力学对比度的根本限制意味着固有不选择性始终具有有限的寿命，这推动了对多步工艺的兴趣，这些工艺将沉积与定期的抑制剂刷新或回刻相结合 。
其次，机器学习和原位监测正被应用于实时跟踪选择性，从而实现自适应过程控制，以补偿批次运行期间的选择性漂移 。为 ALD 成核提出的功能分析模型，具有描述成核延迟、岛状生长和厚度演化的三个可调参数，为此类实时分析提供了一个框架 。
第三，刻蚀与沉积选择性的融合——有时被称为“选择性去除”或“选择性区域刻蚀”——代表了一个前沿领域，其中用于实现选择性沉积的相同表面化学原理被应用于刻蚀，在目标表面上实现原子精度的材料去除 。
最后，随着业界向前开式晶圆传送盒标准发展以控制污染，高选择性工艺所需的表面洁净度在制造规模上变得更加可实现，从而缩小了实验室演示与可投产工艺之间的差距 。
从 28nm 到 7nm 及以下的演进，已将选择性从一个需要优化的工艺参数转变为一个塑造器件架构、工艺顺序和集成策略的基本设计约束 。掌握选择性的物理和化学知识的工程师将能够很好地应对未来技术节点的挑战 。