引言
等离子体增强氧化物（PEOX）是一种使用等离子体增强化学气相沉积（PECVD）工艺沉积的二氧化硅薄膜。该工艺利用电离气体驱动成膜化学反应，其温度远低于传统热化学气相沉积（CVD）所需的温度。在传统的二氧化硅热CVD中，沉积温度通常超过800–1100°C，这与后段工艺（BEOL）处理不兼容，因为晶圆上已存在铝或铜金属化层。PEOX通过将前驱体解离所需的能量从热加热转移到等离子体中的高能电子，从而在显著降低的温度下实现高质量氧化物沉积，解决了这一限制。
PEOX在半导体制造中的重要性源于其作为层间电介质、保护层和蚀刻停止辅助层的多功能性。在先进的CMOS流程中，PEOX已被用作氮化硅蚀刻停止层上的保护层，以在后续离子注入步骤中保护其免受损伤。PECVD工艺的非平衡特性也使工程师能够比纯热CVD方法更灵活地调整薄膜特性——如成分、密度和应力——尽管这种非平衡特性也可能引入不良副产物的掺入。随着技术节点的缩小，对PEOX的要求已从简单的间隙填充和钝化演变为在三维晶体管结构中作为精密工程阻挡层。
物理原理与机制
等离子体产生与自由基形成
PEOX沉积的基础物理始于低压环境中平行板电极之间辉光放电等离子体的产生。通常为13.56 MHz的高频电场施加于压力范围通常在几十毫托到几托之间的气体混合物上，产生由离子、自由电子和自由基组成的持续等离子体。等离子体中的高能电子与前驱体分子如硅烷（SiH₄）和氧气（O₂）或一氧化二氮（N₂O）碰撞，将其解离成活性物种，包括原子氧（O*）、硅烷基自由基（SiHₓ*）和氢物种（H*）。这些自由基携带形成Si–O键所需的化学能，在衬底表面发生反应，从而有效地将反应活化能与衬底温度解耦。
在PECVD中，与等离子体增强原子层沉积（PEALD）不同，前驱体气体和等离子体以连续流方式同时引入，由于同时存在的离子轰击、相互竞争的自由基相互作用以及寄生物种的潜在沉积，表面化学更为复杂。在衬底上方形成的等离子体鞘层将离子加速向表面传递，赋予额外的动能，这可以致密化生长的薄膜，但也存在对底层结构造成物理损伤的风险。
表面化学与薄膜生长
PEOX薄膜的生长受吸附-脱附动力学以及等离子体产生的自由基与生长薄膜表面终止基团之间的位点特异性相互作用支配。当使用基于硅烷的化学体系时，SiHₓ自由基吸附在表面上并与氧自由基反应形成Si–O–Si网络键，释放氢作为挥发性副产物。形成的连续随机网络主要是非晶SiO₂，但等离子体的非平衡特性可导致非化学计量比组成、高达几个原子百分比的氢或氮掺入以及残余亚氧化物键合态。
对碳掺杂PECVD氧化硅的研究表明，由于涉及高能量，等离子体生长具有大量竞争反应路径的特征，这促进了多种活性物种的形成。表面过程——包括吸附、脱附和薄膜生长——同时发生，并受到局部表面条件和从等离子体到达的活化物种通量的影响。层特性的温度依赖性表明了表面过程的关键重要性：虽然沉积温度（在其他条件保持不变的情况下）不会显著改变等离子体组成，但它强烈影响表面反应动力学，从而影响薄膜微观结构。
离子能量与自由基通量相互作用
表面处自由基通量与离子能量之间的平衡决定了薄膜密度、保形性和缺陷密度。在远程等离子体配置中，自由基的产生与衬底在物理上分离，最大限度地减少了离子轰击损伤，同时仍为表面化学反应提供活性物种。这种方法对于在敏感器件结构上沉积氧化物层特别有利，因为在这些结构中，直接等离子体暴露可能导致电荷俘获或晶格位移。相反，在直接等离子体PECVD中，离子轰击有助于薄膜致密化，但可能引入压应力和界面缺陷。
在氧等离子体中添加惰性气体如氩（Ar）已被证明可通过增强电子碰撞电离来提高等离子体密度，提供高能离子，从而改善配体解离效率并促进更完全的氧化。虽然这一现象是在PEALD背景下研究的，但其底层等离子体物理——高能电子密度增加和活性物种生成增强——同样适用于用于PEOX沉积的PECVD系统。
工艺原理
衬底温度
PEOX沉积中的衬底温度控制着前驱体吸附与脱附、表面反应动力学和薄膜致密化之间的平衡。提高衬底温度可增强吸附物种的表面迁移率，促进更完整的网络交联，并减少掺入的氢和其他挥发性副产物。较高的温度通过促进Si–H和O–H键的消除，也推动系统向更化学计量比的SiO₂组成发展。然而，温度必须与BEOL热预算限制兼容，特别是当晶圆上已存在铝等金属时。
在较低沉积温度下，薄膜保留更多的氢和氮杂质——高达约10个原子百分比——这可能影响介电性能、吸湿性和长期稳定性。PECVD氧化物薄膜的折射率和孔隙率的温度依赖性证实，表面过程是层生长的控制因素，较高的温度通常产生更致密、更稳定的薄膜。
等离子体功率与频率
等离子体功率直接控制活性物种的密度和轰击表面的离子能量。增加射频（RF）功率会增加到达衬底的活性物种通量，这可以提高沉积速率和薄膜密度。然而，过高的功率可能导致等离子体诱导的损伤、压应力增加和不均匀的沉积轮廓。功率频率也起作用：较高的频率倾向于产生较低的离子轰击能量（因为离子无法跟随快速振荡的电场），而较低的频率或混合频率等离子体可以增加离子轰击和致密化。
研究表明，微波功率与气体成分相互作用产生不同的生长模式。在对碳掺杂PECVD氧化物的研究中，在较高的峰值微波功率下，将CH₄流量从零增加到中等水平，导致折射率发生更大变化，证实了到达表面的活性物种通量对层特性有可测量的影响。
气体成分与化学
前躯体化学的选择从根本上决定了薄膜的元素组成、杂质含量和结构性能。使用硅烷（SiH₄）与氧气或一氧化二氮（N₂O）会产生氢含量更高的薄膜，而基于正硅酸乙酯（TEOS）的化学体系倾向于产生保形性更好、杂质分布不同的薄膜。TEOS/臭氧薄膜可能提供更好的保形性和间隙填充能力，但孔隙率更高且可能吸湿，而PECVD TEOS薄膜在低温下更致密，覆盖性相当好。
将添加剂气体如甲烷（CH₄）引入标准的SiH₄/N₂O系统，通过生成CHₓ和H活性物种来改变等离子体化学，这些物种会破坏连续致密Si–O网络的生长。取决于表面处O、H和CH物种的相对通量，系统可以在两种生长模式之间转换：一种增加孔隙率并降低折射率，另一种形成Si–C或Si–O–C键，增加折射率和网络密度。这表明气体成分不仅是一个化学计量参数，更是从根本上改变薄膜生长路径和微观结构的杠杆。
压力与流量
腔室压力影响平均自由程、等离子体密度和活性物种的停留时间*（工程实践）。较低的压力通常提供更好的厚度均匀性和更低的气体消耗，如LPCVD系统中所指出的，类似原理也适用于PECVD。较高的压力增加碰撞频率，这可以增强自由基的产生，但也增加了气相成核和颗粒形成的可能性。气体流量控制前驱体的供应和副产物的去除，不充分的吹扫会导致气相预反应和颗粒污染（工程实践）*。
挑战与失效模式
氢与杂质掺入
PEOX沉积中最持久的挑战之一是氢和氮掺入薄膜中。例如，PECVD TEOS薄膜通常含有高达10个原子百分比的氢或氮，这可能会改变介电常数、增加漏电流并导致底层晶体管的阈值电压不稳定。在后续热处理过程中，氢可能通过薄膜迁移，可能导致相邻栅介电层退化或硅表面的界面态。实现低温沉积的PECVD非平衡特性，也正是使该工艺易受副产物捕获影响的同一特性。
等离子体诱导损伤
PEOX沉积过程中的直接等离子体暴露可能对敏感的底层结构造成损伤，特别是先进晶体管中的栅介电层和沟道区。来自等离子体鞘层的离子轰击可能引入电荷俘获、界面态产生，甚至暴露材料的物理溅射。在FinFET和全环绕栅极（GAA）架构中，离子通量的方向性导致垂直表面与水平表面受到不均匀暴露，可能导致侧壁损伤和不均匀的薄膜性能。远程等离子体配置和脉冲等离子体操作已被开发出来，通过将自由基产生与衬底分离以及时间上解耦吸附与活化，来减轻这些影响。
保形性与台阶覆盖
随着器件几何形状变得更加三维化，在高纵横比特性中实现保形性PEOX沉积变得越来越困难。在PECVD中，前驱体气体和等离子体的同时存在导致气相反应，这可能在活性物种到达深沟槽底部之前就消耗掉它们，导致台阶覆盖不良。离子通量的定向成分进一步加剧了这一问题，因为离子沿垂直于衬底表面的方向加速，优先沉积在水平表面上。这一限制已推动在保形性至关重要的许多先进CMOS应用中，PECVD被PEALD部分取代。保形性挑战与层间电介质工程之间的关系在此尤为相关，因为ILD薄膜面临类似的覆盖要求。
长期薄膜稳定性
对碳掺杂PECVD氧化物的研究表明，含碳SiOₓ薄膜的折射率随时间增加，表明长期光学和结构稳定性不足。这种老化效应源于沉积后的结构重排、掺入碳物种的氧化以及多孔区域的逐渐致密化。虽然增加孔隙率可以降低介电常数——这对于某些应用是期望的特性——但结构和机械稳定性仍然具有挑战性，并且通过添加剂化学可实现的调节范围有限。这些稳定性问题直接关系到更广泛的氧化物致密化主题，该主题涉及通过热处理实现沉积后薄膜的稳定化。
吸湿性与孔隙率相关问题
基于TEOS/臭氧的PEOX薄膜，虽然提供良好的保形性，但比其基于硅烷的对应薄膜孔隙率显著更高，并且可能从环境中吸收水分。吸收的水分会增加有效介电常数，引入可移动离子物种，并可能导致底层金属互连的腐蚀。保形性和孔隙率之间的这种权衡代表了一个基本的材料挑战，必须通过工艺优化和封装策略来管理*（工程实践）*。
技术节点演进
28nm节点与平面CMOS
在28nm节点，PEOX主要用于平面CMOS流程中的金属间电介质和钝化层。相对简单的二维器件几何形状意味着保形性要求适中，基于硅烷的PECVD化学体系可以充分填充金属线之间的间隙。该节点的热预算仍允许中温处理，主要挑战是管理氢含量以及实现整个晶圆的均匀厚度。PEOX还在接触结构中作为保护层，在离子注入过程中保护底层蚀刻停止层免受损伤。28nm平面流程代表了PEOX集成相对简单的时代。
14nm节点与FinFET过渡
向14nm节点FinFET架构的过渡为PEOX沉积引入了重大的新挑战。三维鳍结构在鳍之间产生了高纵横比间隙，要求介电沉积工艺具有改进的台阶覆盖能力。传统的PECVD难以在垂直鳍侧壁上提供保形覆盖，因为定向离子通量优先将材料沉积在水平表面上。此外，对鳍侧壁和栅叠层的等离子体诱导损伤成为一个关键问题，因为敏感的沟道区域现在暴露于直接等离子体轰击。14nm FinFET流程说明了PEOX工艺窗口显著变窄的这一过渡。
在此节点，对于某些需要极端保形性的应用，PEOX开始被补充或替换为PEALD，而PECVD在吞吐量优势超过保形性限制的毯式介电沉积中仍占主导地位。使用PEOX作为氮化硅蚀刻停止层上的保护层——这在专利文献中有记载——作为防止预非晶化注入损伤的一种手段而变得更加普遍。
7nm节点及以后
到7nm节点，FinFET尺寸已缩小到即使PEOX厚度的微小不均匀性也可能导致关键尺寸变化和寄生电容增加的程度。在此节点及以后出现的GAA架构进一步加剧了保形性要求，因为沟道被介电质完全包围。远程等离子体配置和脉冲沉积方案对于在保持薄膜质量的同时最小化等离子体损伤变得至关重要。7nm FinFET流程展示了在此尺度下介电集成的复杂性。
在这些先进节点，PEOX的作用已扩展到简单的介电填充之外，包括应力管理、水分阻挡层以及多重图案化方案中的蚀刻选择性控制等功能。PEOX与相邻材料——如氮化硅蚀刻停止层——之间的相互作用成为一个关键的集成问题，因为来自PEOX的等离子体诱导氢迁移可能改变氮化物薄膜性能。
相关工艺
PEOX在工艺流程中并非孤立存在；它与多个相邻步骤相互作用*（工程实践）*。作为保护层，PEOX沉积在氮化硅蚀刻停止层之上，以防止在后序预非晶化注入（PAI）过程中受损。蚀刻停止层本身通常是氮化硅，因其与基于氧化物的介电质相比具有高蚀刻选择性而被选中。在PEOX沉积之后，进行光刻和等离子体蚀刻以穿过PEOX和底层两层形成接触开口，这使得PEOX与蚀刻停止材料之间的蚀刻选择性成为一个关键工艺参数。
PEOX也与第二层间电介质（ILD2）工艺密切相关，因为它可能作为金属互连层级之间多层介电叠层的一个组成部分。薄膜的介电常数和防潮性直接影响RC延迟和互连可靠性。此外，与双栅氧化物工艺的联系也很相关，当PEOX用作栅叠层形成中的牺牲层或保护层时，必须仔细管理对薄栅氧化物的等离子体诱导损伤。
高密度等离子体CVD（HDPCVD），将PECVD与偏压溅射相结合，代表了PEOX概念的演变，用于在低温下改善间隙填充和平坦化。这种混合方法使用同时沉积和溅射蚀刻，在高纵横比结构中实现出色的填充，解决了传统PECVD的保形性限制。
未来展望
PEOX沉积的未来正受到先进半导体制造中几个趋同趋势的影响。首先，向具有GAA架构和互补FET（CFET）结构的亚3nm节点的持续缩小将要求甚至更高的保形性和更低的等离子体损伤，推动远程等离子体和脉冲PECVD配置的采用。其次，新沟道材料如硅锗和化合物半导体的集成将需要具有精心控制的界面化学的PEOX工艺，以避免不期望的氧化或相互扩散。
对等离子体化学改性的研究——例如在O₂等离子体中添加Ar以增强活性物种生成——提出了在不增加衬底温度的情况下改善PEOX薄膜质量的途径。同样，对PECVD氧化物中碳掺入的研究表明，添加剂化学可以调节折射率和孔隙率等薄膜性能，尽管长期稳定性仍然是一个挑战。先进诊断技术，包括光发射光谱法和原位椭圆偏振法，正在实现实时工艺控制，可以缩小工艺窗口并减少变异性。
最后，PECVD和PEALD之间的界限正变得越来越模糊，因为出现了结合PECVD吞吐量优势和ALD的保形性与原子级控制的混合工艺。顺序沉积-蚀刻方法虽然耗时，但代表了实现最先进节点所需间隙填充能力的另一途径。随着行业向三维集成和小芯片架构发展，PEOX将继续在介电工程中发挥基础性作用，适应新材料、几何形状和热预算限制。