先进半导体制造：中段工艺（MOL）集成的物理与原理

引言

中段工艺（MOL）是现代半导体制造中连接前段工艺（FEOL）有源晶体管器件与后段工艺宏观布线网络的关键集成模块。MOL 的核心功能是在晶体管的源极、漏极和栅极终端建立高度局部化、低电阻的电气连接（通常称为局部互连或接触件）。随着器件特征尺寸的持续微缩，用于这些接触件的几何面积急剧缩小，使得 MOL 接触电阻成为限制晶体管驱动电流和电路开关速度的主要寄生因素。在早期平面工艺中，接触电阻相对于沟道电阻几乎可以忽略不计；而在纳米级先进节点下，界面物理、载流子散射和薄膜传输机制已将 MOL 工程推向了工艺技术发展的核心。

物理与机制

MOL 的基本物理受控于跨越金属-半导体和金属-金属界面的电子传输原理。在接触金属与高掺杂硅或硅锗源/漏区之间的界面处，会天然形成肖特基势垒。该界面的比接触电阻率高度依赖于半导体侧的有效载流子浓度；要获得超低接触电阻率，必须使有效载流子浓度接近物理极限，从而将主导的载流子传输机制从热发射转变为量子力学隧穿。掺杂通过引入施主或受主杂质来改变费米能级，但热力学约束与固溶度极限限制了在不引起缺陷团簇或晶格应变的前提下所能达到的最大活性掺杂浓度。

在金属插塞内部，纳米级薄膜电传输物理决定了导电特性。当物理尺寸接近或低于金属的电子平均自由程时，由于电子在表面和晶界处的散射，电阻率会发生非线性剧增。这种现象通常采用 Mayadas-Shatzkes 电阻率模型进行定量描述，该模型计算了晶界反射系数与外边界散射的影响。此外，金属相变动力学也起着决定性作用；例如，钨（W）在超薄层中易形成高电阻率的亚稳态 β 相，而低电阻率的 α 相则需要特定的沉积动力学与能量激活条件。

工艺原理

MOL 结构的制造依赖于一系列精确控制的沉积、蚀刻和平坦化步骤，旨在原子级尺度上工程化材料界面。接触件形成通常始于表面预清洗以去除原生氧化物，随后沉积衬垫层与扩散阻挡层堆叠。钛（Ti）常被用作除氧衬垫，以在源/漏界面形成低电阻硅化物，而氮化钛（TiN）则充当扩散阻挡层。由于现代接触沟槽和通孔具有极高的深宽比，传统的物理气相沉积难以满足要求，必须采用共形原子层沉积（ALD）或化学气相沉积（CVD）。

在传统的钨基接触件中，首先沉积一层薄 ALD 成核层，以提供均匀的生长表面并防止后续块体 CVD 钨填充过程中对下方材料的化学侵蚀。为了降低 MOL 接触插塞与后续 BEOL 互连之间的界面电阻，先进集成方案利用定向反应离子蚀刻选择性地去除通孔底部的阻挡层。此外，局部热激活技术（如激光退火）通过极短时间的定向加热激活金属-半导体界面的掺杂剂，同时保护器件的整体热预算。

挑战与失效模式

MOL 集成面临的主要挑战是阻挡层和成核层的物理微缩极限。随着接触件关键尺寸的收缩，保持恒定厚度的 Ti/TiN 阻挡层和 ALD 成核膜占据了接触孔体积中越来越高的比例，从而压缩了高导电性块体填充金属的有效截面积。由于阻挡层材料本身具有较高的块体电阻率，微缩后接触插塞的有效电阻会快速上升。

电迁移和应力诱导空洞构成了严峻的可靠性限制。在高电流密度下，电迁移损伤可能会发生，通常表现为两端的空洞形成和小丘生长，并伴随着金属原子从线路一端到另一端的显著迁移 [T1]。在微缩接触结构中，高电流密度加剧了这一动量传递过程。如果金属沉积前界面清洗不彻底，或者前驱体副产物（如氟）穿透阻挡层堆叠，就会导致界面氧化与高阻接触失效。此外，多种材料 MOL 堆叠的平坦化不充分可能导致残留金属丝，引发接触件之间的短路缺陷。

技术节点演进

MOL 集成的演进反映了在特征尺寸微缩的同时持续抑制寄生电阻的需求。在平面技术节点（如 28nm 平面中段集成）中，标准的 CVD 钨插塞结合 Ti/TiN 衬垫堆叠能够提供充分的工艺窗口和低接触电阻。然而，14nm FinFET 与 7nm FinFET 节点引入的 3D FinFET 架构改变了接触拓扑结构，促使行业采用超薄 ALD 阻挡层和改进的接触几何形状以最大化填充体积。

随着节点进一步演进，钨成核层的体积惩罚变得不可接受，推动了局部互连与接触插塞向钴（Co）金属化的转变。钴在块体状态下具有较短的电子平均自由程，这降低了微缩至单纳米尺寸时由有限尺寸散射效应引起的相对电阻率增加。此外，钴沉积无需厚的高阻成核层，且在沉积后退火过程中能够发生热致晶粒成长，从而降低线电阻并在高深宽比结构中实现无空洞回流填充。

相关工艺

MOL 模块的执行高度依赖于前段 FEOL 的准备与后段平坦化。通过离子注入建立源/漏接触所需的超高表面掺杂，以收窄肖特基势垒。后续的热退火步骤用于修复晶格损伤并将掺杂剂推入激活的取代型晶格位点。

金属沉积完成后，应用化学机械平坦化（CMP）去除多余的金属和阻挡层，从而隔离独立的接触插塞与栅极接触件。MOL CMP 必须同时抛光由金属、氮化物和介电氧化物构成的多材料体系，这需要定制的抛光浆料化学与机械参数以防止凹陷或侵蚀。

未来展望

针对全环绕栅极（GAA）纳米片和互补 FET（CFET）等未来晶体管架构，MOL 集成将经历进一步的材料与结构变革。对替代金属的研究表明，在极缩微线宽下的钌线路在单达马士基测试载体上展示出了优异的电迁移特性 [P1]。钼（Mo）和钌（Ru）作为无阻挡层或薄阻挡层金属选项受到了广泛研究，因为它们在缩小尺寸下具有优异的块体传输特性与抗氧化能力。

区域选择性 ALD 与自下而上金属化策略也在开发中，以消除空洞形成并最小化体积阻挡层惩罚。同时，单片 3D 集成提出了严格的热预算限制，加速了毫秒级与纳秒级瞬态退火技术的应用，以便在不破坏下方有源层的前提下优化接触界面。