引言
中段工艺（MOL）是现代半导体制造中一个至关重要的集成模块，它连接了前段工艺（FEOL）中形成的激活晶体管器件与后段工艺（BEOL）中创建的宏观布线网络 。MOL 的主要功能是建立高度局部化、低电阻的电气连接（通常称为局部互连或接触件），以连接晶体管的源极、漏极和栅极区域 。随着器件尺寸的持续微缩，可用于这些连接的几何面积急剧缩小，使得 MOL 接触电阻成为一个主导性的寄生因素，严重限制了晶体管的驱动电流和开关速度 。从历史上看，与沟道电阻相比，互连电阻在很大程度上可以忽略不计，但在先进的纳米尺度体制下，界面物理、载流子散射和超薄材料行为已将 MOL 工艺推向了技术发展的最前沿 。理解 MOL 的控制物理机制和工艺原理，对于克服扩展摩尔定律的物理障碍至关重要 。
物理与机制
MOL 的基本物理原理受控于跨越金属-半导体和金属-金属界面的固态电子传输原理 。在接触金属与高掺杂硅（或硅锗）源/漏极区域之间的界面处，必然会形成肖特基势垒 。该界面的比接触电阻率在很大程度上取决于半导体侧的有效载流子浓度；为了达到所需的超低电阻率，有效载流子浓度必须接近理论物理极限，这通常会驱动传输机制从热发射转向量子力学隧穿 。掺杂引入的施主或受主杂质从根本上改变了费米能级的位置，从而产生了调制导电性所必需的非本征态 。然而，热力学约束和固溶度极限使得在不引起严重晶格应力或掺杂剂团簇的情况下维持如此高的活性掺杂浓度变得异常困难 。在金属互连内部，纳米级薄膜电传输物理占主导地位 。在尺寸等于或小于块体金属电子平均自由程时，由于严重的表面散射和晶界散射，电阻率会发生非线性增加 。这种现象可以通过诸如 Mayadas-Shatzkes 电阻率模型等模型进行定量描述，该模型强调了线电阻率在多大程度上取决于晶粒尺寸和边界处的反射系数 。此外，金属相结构起着关键作用；例如，钨（W）在超薄尺寸下表现出高电阻的亚稳态 β 相，而稳定的 α 相具有显著较低的电阻率，但需要精确的沉积动力学才能实现 。
工艺原理
MOL 结构的制造依赖于一系列复杂的沉积、蚀刻和平坦化步骤，旨在原子级控制材料界面 。接触件的形成通常始于先进的预清洗工艺以去除原生氧化物，随后沉积衬垫和阻挡层堆栈 。传统上，钛（Ti）被用作除氧衬垫，以在源/漏界面形成低电阻硅化物，而氮化钛（TiN）则充当扩散阻挡层 。由于现代 MOL 沟槽和通孔具有极高的深宽比，传统的物理气相沉积（PVD）已不足以满足要求；因此，采用化学气相沉积（CVD）和原子层沉积（ALD）来实现共形覆盖 。在传统的 W 基接触件中，首先沉积一层 ALD 成核层，以提供均匀的生长表面并保护下方的 Ti/TiN 免受前驱体侵蚀，随后进行块体 CVD W 填充 。这些沉积步骤中的反应动力学直接决定了金属插头的晶相、晶粒尺寸以及最终的电阻 。为了最大限度地减少 MOL 与后续 BEOL 层之间金属-金属界面的电阻，工艺集成方案已演变为选择性地去除通孔底部的阻挡层 。通过采用定向反应离子蚀刻（RIE）和物理掩模层，可以将接触金属直接暴露于互连金属，从而消除垂直导电路径中的高电阻阻挡层 。此外，利用诸如紫外激光退火（UV-LA）等热激活工艺，可以在实现高局部温度以激活掺杂剂的同时，利用瞬态热传导物理学来防止垂直方向上的热扩散，从而保护下方或相邻的结构 。
挑战与失效模式
现代 MOL 集成面临的主要挑战是阻挡层和成核层的物理微缩极限 。随着接触件关键尺寸的缩小，恒定厚度的 Ti/TiN 阻挡层和 ALD 成核层占用了通孔中不成比例的体积，为高导电性的块体填充金属留下的空间极小 。由于 TiN 阻挡层本身具有固有的高电阻率，整个接触结构的有效电阻会急剧上升，从而产生严重的性能瓶颈 。电迁移和应力诱导的空洞化在 MOL 结构中带来了巨大的可靠性挑战 。在极高的电流密度下，从导电电子到金属离子的动量传递会驱动原子迁移，导致源端损耗（空洞化）和目的地端堆积（小丘） 。这在很大程度上受到由 Blech 长度定义的临界线长度和电流密度限制的影响 。如果 MOL 接触件与器件之间的界面清洗不彻底，或者前驱体副产物（如六氟化钨产生的氟）穿透了阻挡层，就会发生灾难性的前驱体诱导腐蚀和高电阻界面缺陷 。此外，退火所需的激进热预算可能导致先进 3D 堆栈中的底层器件退化，因此需要极度非平衡的加工技术来限制热扩散 。未能完美平坦化复杂的多种金属 MOL 堆栈也可能导致短路或桥接缺陷，从而破坏器件良率 。
技术节点演进
MOL 的演进证明了在面对几何尺寸不断减小时对降低寄生电阻的不懈追求 （工程实践）。在平面架构中，例如 28nm Planar Flow，传统的 CVD W 插头结合坚固的 Ti/TiN 阻挡层提供了出色的工艺窗口，并满足了所有电阻和可靠性要求 。然而，向 3D 晶体管架构（如 14nm FinFET）的过渡极大地改变了接触几何形状，促使业界转向超薄 ALD 阻挡层和替代性 W 基阻挡层（如氮化物和碳化物），以最大限度地增加有效导电体积 。随着工业界推进到 7nm FinFET 节点及更先进节点，W 成核层的体积代价变得难以承受 。这推动了 MOL 局部互连向钴（Co）金属化的范式转变 。钴具有更短的电子平均自由程，使其在纳米尺度下比钨更不容易受到表面散射的影响 （工程实践）。关键在于，Co 沉积不需要高电阻的成核层，并且在退火过程中表现出热诱导晶粒生长，这从根本上降低了线电阻，并实现了在高深宽比结构中的无缝回流填充 。此外，研究表明，用超薄 Co 衬垫代替钽基衬垫可以改善润湿性和电迁移可靠性，同时保持针对后续金属化层的优异扩散阻挡性能 。
相关工艺
MOL 的成功很大程度上依赖于与相邻半导体制造工艺的紧密集成 。离子注入是创建实现低电阻隧穿所需的肖特基势垒窄化所需高掺杂源漏区的基础 。注入后，需要精确的热处理（从快速热退火到毫秒级激光尖峰退火）来修复晶格损伤，并将掺杂剂推入活跃的取代型晶格位点，同时避免过度扩散 。在金属沉积步骤之后，普遍采用化学机械平坦化（CMP）来去除多余的金属和阻挡层，从而隔离单个接触件和局部互连 。CMP 工艺必须同时处理多材料系统（例如 W、TiN 和介电氧化物）（工程实践），这就要求对浆料化学和抛光垫力学进行精密控制，以防止过度的碟形坑（dishing）或电偶腐蚀 。
未来展望
展望未来，MOL 将继续经历根本性的材料和结构变革，以跟上全环绕栅极（GAA）纳米片和互补 FET（CFET）等原子级器件架构的步伐 。单片 3D CMOS 的集成对热预算提出了超低限制，促使人们采用局部、超快的瞬态加热技术（如 UV 激光退火）来改性纳米级界面，而不损坏下方的器件层 。此外，业界正在积极研究替代性的无阻挡层金属，如钌（Ru）和钼（Mo），它们在单纳米尺度下表现出优异的平均自由程特性以及固有的抗氧化和抗扩散能力 。区域选择性原子层沉积（Area-selective ALD）的创新很可能在形成真正的自下而上、无空洞的金属接触方面发挥重要作用，从而完全消除对减法蚀刻的需求，并大幅降低共形阻挡层的电阻代价 。