SemiFlows
工艺流程优势定价FAQ关于博客

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付
SemiFlows
工艺流程优势定价FAQ关于博客
  1. 首页
  2. /
  3. 博客
  4. /
  5. 电介质抗反射涂层(DARC):光学物理、工艺集成与先进节点微缩
材料2026年7月4日·作者 Joseph Swann

电介质抗反射涂层(DARC):光学物理、工艺集成与先进节点微缩

引言

介电抗反射涂层(DARC)是一种无机薄膜层,沉积在光刻胶堆叠的下方或内部,用于在光刻曝光期间抑制不需要的光学反射。与有机底部抗反射涂层(BARC)不同,DARC利用介电材料——最常见的是氮氧化硅(SiON)、富硅氮化物或金属氧化物薄膜——通过精确设计的折射率($n$)和消光系数($k$)值来控制反射率。DARC的基本目的是最小化当入射光从高对比度衬底界面反射时产生的驻波效应和关键尺寸(CD)摆动,从而降低成像保真度。

在半导体器件结构中,介电层用于将导电层相互分隔开并进行电气隔离 。当光穿过光刻胶并到达反射性衬底——如硅、多晶硅或金属层——时,很大一部分光子会反射回光刻胶中,产生相长和相消干涉图样。这些驻波在光刻胶深度内印入周期性的剂量变化,导致侧壁条纹和CD变化,这在先进节点上是不可接受的。DARC通过在反射光子重新进入光刻胶之前吸收或相位抵消它们,来稳定空间像,并实现更严格的CD控制。

随着每一代技术发展,DARC的重要性日益增长。在激进的曝光波长缩小会增加衬底反射率,且浸没式和多重图形化技术需要更加严格工艺窗口的节点上,介电抗反射涂层提供了高良率制造所必需的光学控制。其无机特性还在热稳定性、刻蚀选择性以及与有机BARC无法匹敌的层间介电层集成方案兼容性方面提供了优势。

Process map · 流程地图

全部节点/流程地图/目录

从知识点走进工艺流程

按技术节点选择流程,查看模块结构与可浏览的步骤。此入口打开流程目录。

选择一个工艺流程→先看流程概览,再选择步骤

物理原理与机制

光学干涉与菲涅尔反射

DARC的物理基础在于经典的薄膜光学。光在半导体与电介质光学界面之间的传播受光穿过半导体与环境界面时的基础折射定律支配 。在光刻曝光堆叠中,光刻胶-衬底界面代表着一个显著的折射率不连续性。硅具有高折射率和在曝光波长处显著的消光系数,是一个强反射体,会将光子反射回光刻胶薄膜。

这种反射光与入射曝光剂量发生干涉,产生驻波图样。由此产生的通过光刻胶厚度的强度变化,会导致显影期间不均匀的溶解速率,产生周期性的侧壁凹痕和作为光刻胶厚度函数的CD摆动。DARC通过插入一层具有定制光学常数的介电层介于光刻胶和衬底之间,来控制反射光的振幅和相位,从而抑制此效应。

四分之一波长相消干涉

DARC的一个主要机制是相消干涉。当介电层的光学厚度等于曝光波长的四分之一时,从DARC薄膜顶部和底部表面反射的光会产生$\pi$弧度的相位差。这种路径差导致两个反射波发生相消干涉,从而在设计波长处显著降低了净反射率。

对于单层DARC,当涂层的折射率等于相邻介质——上方光刻胶和下方衬底——折射率的几何平均值时,可实现最小反射率。这种阻抗匹配条件同时最小化了每个界面处的光学不连续性。在实践中,要实现这种理想的折射率,需要对介电薄膜的成分进行精细调整,因为现有材料必须在光学要求与工艺集成约束之间取得平衡。

吸收与消光系数

除了相位抵消,DARC还通过光学吸收抑制反射。介电薄膜的消光系数($k$)量化了其在曝光波长处吸收光子的强弱程度。具有非零消光系数的DARC会衰减穿过薄膜的光,从而减少到达衬底的光强,并因此减少任何返回穿过光刻胶的反射光强。

折射率的实部($n$)和消光系数($k$)之间的相互作用决定了DARC-衬底堆叠的整体反射率。增加$k$可以增强吸收和反射抑制,但也会减少可用于曝光光刻胶的光预算,特别是在光刻胶-DARC界面处。因此,DARC设计需要共同优化$n$和$k$,以实现目标反射率,同时不损害曝光剂量窗口。

可显影变体中的化学放大相互作用

虽然传统的DARC是一种被动介电薄膜,但可显影底部抗反射涂层(DBARC)引入了一个化学放大的维度。这些材料将抗反射功能与光敏性相结合,结合了光酸产生剂(PAG)和交联化学,使薄膜的溶解度在曝光后发生变化。在曝光后烘烤(PEB)期间,光生酸催化可逆交联的断裂,使曝光区域可溶于碱性显影液,并与上方的光刻胶同时显影——从而消除了传统BARC去除所需的等离子体刻蚀步骤。

DBARC中的酸扩散动力学和交联密度直接影响溶解选择性和界面轮廓质量。由于光刻胶和DBARC聚合物体系可能具有不同的反应活化能,穿过它们界面的酸或淬灭剂扩散会改变局部的酸浓度,导致诸如根部凸起或底切等轮廓异常。这种化学相互作用代表了光学物理向化学领域的关键延伸。

工艺原理

折射率工程

DARC薄膜的折射率由其成分和键合结构决定。对于基于氮氧化硅的DARC,氧与氮的比例控制着折射率:增加氮含量会提高$n$,而增加氧含量会降低它。沉积化学——包括前驱气体流量、等离子体条件和温度——会方向性地改变薄膜成分,从而改变其光学常数。

当工艺参数增加氮掺入量时,折射率上升,接近氮化硅的折射率。这会使DARC更接近衬底的光学阻抗,但可能会将消光系数增加到最优范围之外。相反,富氧薄膜具有较低的折射率,但可能提供不足的吸收。工艺工程师必须在此权衡中导航,以达到针对给定衬底和曝光波长最小化反射率的目标$n$和$k$值。

薄膜厚度与光程控制

光学厚度——物理厚度与折射率的乘积——决定了施加在透射和反射光上的相移。对于四分之一波长相消干涉,光学厚度必须等于薄膜介质中曝光波长的四分之一。偏离此最佳厚度会使相位关系偏离完美的相消干涉,增加反射率并降低CD控制。

方向性地,将薄膜厚度增加到四分之一波长条件以上,会引入额外的相位累积,周期性地经历相长和相消干涉。反射率随厚度振荡,产生DARC旨在消除的相同CD摆动行为。这种敏感性意味着整个晶圆的厚度均匀性至关重要:非均匀的沉积直接转化为空间变化的反射率和CD变化。

沉积参数相互作用

DARC薄膜的光学特性源于沉积参数之间的复杂相互作用。在等离子体增强化学气相沉积(PECVD)工艺中,等离子体功率、压力和气体比例共同决定了薄膜的密度、化学计量比和氢掺入量——所有这些都会影响$n$和$k$。更高的等离子体功率通常会提高薄膜密度,并可能改变键合构型,从而提高折射率。更高的压力可能会降低离子轰击能量,产生密度较低、$n$值较低的薄膜。

沉积过程中的温度会影响表面迁移率和反应动力学,影响薄膜的微观结构和应力状态。这些结构特性通过密度依赖的极化率反馈到光学常数中。工艺窗口必须同时满足光学要求、薄膜稳定性的应力管理以及与后续氧化物致密化或热处理步骤的兼容性。

刻蚀选择性与图形转移

在光刻图形化之后,必须刻蚀DARC层,以将光刻胶图形转移到下面的衬底。DARC的介电性质在很多等离子体化学中提供了优于有机BARC的刻蚀选择性优势。然而,DARC刻蚀步骤增加了整体图形转移预算,刻蚀选择性或轮廓的任何非理想性都可能将误差传播到最终的特征尺寸中。

对于DARC用作硬掩模或刻蚀停止层的应用,其刻蚀抗性必须与用于下层去除的特定化学物质相匹配。例如,基于氧化铝的ARC层在含氯等离子体中表现出与铝类似的刻蚀行为,从而可以在单个刻蚀步骤中同时去除ARC和金属层——降低了工艺复杂性和台阶高度差异。

挑战与失效模式

驻波残留与CD摆动

如果DARC的光学常数或厚度没有与曝光波长和衬底堆叠最优匹配,残留反射会持续存在。这些反射在光刻胶中产生驻波,导致周期性的线宽变化和侧壁条纹,降低图形保真度。此失效模式的严重性随衬底反射率增加而增加,随DARC有效吸收的增加而降低。不足的消光系数允许过多光到达衬底,而过度的消光系数可能导致光刻胶在底部界面曝光不足。

互混与界面污染

在光刻胶-DARC界面,化学不相容性可能导致互混,即光刻胶溶剂或组分溶解到DARC中,反之亦然。这种互混扭曲了界面轮廓,在显影后的图形中产生根部凸起(底部变宽)或底切(底部变窄)。在DBARC系统中,在旋涂后烘烤(PAB)期间建立的交联密度必须足够高以防止在光刻胶涂覆期间溶解,但又不能太高以至于阻碍后续显影期间的解交联。

酸和淬灭剂穿过光刻胶-DBARC界面的扩散是一个相关的挑战。由于这两层可能含有不同类型的PAG和淬灭剂以及浓度,这些物种的交叉污染会改变局部酸平衡,改变溶解速率并产生不可预测的轮廓畸变。选择能够抵抗互混同时保持其预期功能的PAG和淬灭剂是一个重要的配方挑战。

来自反射性衬底特征的刻槽

当来自衬底上形貌特征的散射或反射光曝光了光刻胶的非预期区域时,会发生反射性刻槽。虽然DARC主要处理镜面反射,但来自图形化形貌(如金属线或多晶硅栅极)的离轴反射可以将光重新导向相邻的光刻胶区域,导致刻槽或桥接缺陷。这种失效模式在特征边缘尤为严重,因为衬底形貌会在局部造成DARC厚度的变化,从而损害其抗反射有效性。

传统BARC去除中的等离子体损伤

传统的BARC层在图形转移到衬底之前需要等离子体刻蚀步骤进行去除。这种等离子体暴露会损坏对等离子体敏感的层,特别是在离子注入工艺中,需要保护衬底经仔细调整的电子特性。等离子体中的离子轰击和自由基物种可能破坏浅结层的晶格结构和掺杂剂分布,降低器件电学特性并减少良率。这一局限性推动了可显影BARC(DBARC)系统的发展,该系统可通过湿法显影去除,完全绕过等离子体暴露。

PAB温度敏感性

光敏DBARC系统对旋涂后烘烤温度表现出高度的敏感性。在PAB温度不足时,交联反应不完全,使DBARC在光刻胶涂覆期间可溶,导致显影后互混和残留物。在PAB温度过高时,交联密度变得过高,抑制了PEB期间酸催化的解交联,导致在光刻胶-DBARC界面出现T-顶缺陷。这种狭窄的工艺窗口使得整个晶圆的温度均匀性以及批次间重复性成为关键的制造关注点。

技术节点演进

28nm节点:DARC作为标准光刻赋能技术

在28nm节点,深紫外(DUV)浸没式光刻已经成为关键层的主要曝光技术,介电抗反射涂层对于管理高k金属栅极堆叠和双栅氧化物结构上的衬底反射至关重要。相对较大的特征尺寸为CD控制提供了一些余量,但栅极和有源区层的高反射率需要有效的抗反射解决方案。氮氧化硅DARC薄膜被广泛采用,提供了可调的光学常数和良好的刻蚀选择性。28nm平面工艺流依赖于DARC层来控制多个关键层上的驻波效应,从栅极图形化到接触孔光刻。

14nm节点:多重图形化与FinFET集成需求

向14nm FinFET技术的过渡引入了配合FinFET几何结构的多重图形化技术(如SADP和LELE),伴随着更加严格的CD控制要求。浸没式工具更高的数值孔径增加了入射光的角范围,使得用于在一系列入射角范围内抑制反射率的DARC薄膜的光学设计复杂化。鳍片结构产生了严重的形貌,使得均匀的DARC覆盖更具挑战性,并增加了来自鳍片侧壁的反射性刻槽风险。

在此节点,多层DARC堆叠变得更加普遍,其中一层主要的DARC层提供反射抑制,另一层额外的有机BARC或共形氧化硅硬掩模协助平坦化和刻蚀选择性。14nm FinFET工艺流表明,对于最关键层,单层DARC解决方案通常不足,推动了混合有机-无机抗反射堆叠的采用。

7nm及以下:先进多重图形化与EUV过渡

在7nm,自对准双重图形化(SADP)和四重图形化技术使每层的刻蚀步骤成倍增加,每一层都需要其自己的抗反射策略。DARC非理想性(残余反射率、厚度变化和刻蚀预算消耗)的累积影响在多个图形化循环中被放大。DARC薄膜需要更薄以适应减小的整体薄膜堆叠预算,同时保持光学有效性。

极紫外(EUV)光刻在7nm及以下节点的引入从根本上改变了DARC的要求。在EUV波长下,所有材料的光学常数与DUV波长下的显著不同,反射机制也从薄膜干涉转变为吸收主导的抑制。7nm FinFET节点代表了深紫外(DUV)多重图形化结合传统DARC与EUV结合适应性底层方法的共存交叉点。

对于EUV光刻,所有材料的高吸收率意味着即使是很薄的底层也能显著衰减到达光刻胶的曝光剂量。这使DARC设计范式从阻抗匹配的四分之一波长薄膜转变为超薄吸收层,该层能提供足够的反射抑制,同时剂量损失最小。因此,DARC的角色从纯粹的光学元件演变为多功能底层,还必须管理除气、粘附性和图形塌陷缓解。

相关工艺

光刻与光刻胶集成

DARC与其支持的光刻工艺密不可分。DARC材料和光学常数的选择取决于光刻工具的曝光波长、数值孔径和照明条件。光刻胶化学——包括其PAG类型、淬灭剂负载和溶剂体系——必须与DARC表面兼容,以防止互混和轮廓畸变。光刻胶平台的任何改变通常都需要重新鉴定DARC工艺,使得光刻胶-DARC系统的协同优化成为基本的集成要求。

刻蚀与图形转移

在曝光和显影之后,图形化的光刻胶用作刻蚀DARC层的掩模,而DARC层继而用作图形化下方器件层的硬掩模或刻蚀停止层。光刻胶与DARC之间以及DARC与下层之间的刻蚀选择性决定了图形转移保真度和成功刻蚀所需的最小光刻胶厚度。在DARC未被去除的工艺中——例如某些注入掩模应用——它可能作为器件堆叠的一部分保留,要求其电学和可靠性特性与最终器件结构兼容。

离子注入与DBARC

对于离子注入层,通过等离子体刻蚀去除传统BARC会损坏注入步骤旨在创建的浅结区域。可显影BARC(DBARC)系统通过允许抗反射层的湿法去除(无需等离子体暴露)来解决此问题,从而保持衬底的电子完整性。DBARC中的化学放大机制——光生酸在PEB期间切断交联——必须被精确控制,以确保无残留的完全显影,同时保持干净图形转移所需的溶解选择性。

互连介电工艺

在后段工艺(BEOL)互连制造中,DARC层用于在低k介电层堆叠中图形化金属线和通孔。DARC必须与低k材料及其相关的刻蚀化学兼容。在先进节点,金属线之间的气隙结构进一步复杂化了集成,因为DARC去除步骤不得损坏精细的气隙结构。用于气隙形成的粘附衬层和间隙结构是通过可能使用DARC的光刻步骤图形化的,从而在抗反射性能和互连电容优化之间建立了紧密耦合。

未来展望

EUV专用底层开发

随着EUV光刻技术成熟并扩展到更高数值孔径的工具,DARC设计必须适应EUV波长下根本不同的光学物理。极短的波长意味着四分之一波长光学厚度变得不切实际地薄,吸收效应主导了干涉效应。未来用于EUV的类似DARC的底层可能主要作为吸收和促进粘附的层,而非经典的阻抗匹配薄膜。研究具有针对EUV波长定制吸收特性的新型介电和混合有机-无机材料是一个活跃领域。

多功能底层系统

将多种功能集成到单个底层——结合抗反射与平坦化、除气管理和图形塌陷缓解——的趋势将继续。对于EUV和高NA EUV,底层还必须管理在纳米级特征尺寸下成为主导的随机效应,可能结合成核控制或表面能调谐来改善线边缘粗糙度(LER)和随机缺陷率。

先进DBARC化学

具有可逆交联化学的第二代DBARC系统,能提供更宽的工艺窗口和更好的光刻胶兼容性,代表着持续发展的前沿。在光刻胶涂覆期间的抗溶剂性与曝光后清洁显影之间取得平衡的挑战,需要复杂的聚合物设计以及对PAG和淬灭剂扩散行为的精确控制。随着注入和其他对等离子体敏感的工艺持续扩展,对能够消除等离子体损伤同时保持光刻性能的DBARC解决方案的需求将推动该领域的进一步创新。

可持续性与工艺简化

行业朝着工艺简化和成本降低的更广泛趋势,给减少光刻流程中独立涂覆和去除步骤的数量带来了压力。能够发挥双重功能的DARC层——例如实现金属堆叠单次刻蚀去除的氧化铝ARC——代表了一个有希望的方向。类似地,结合了抗反射功能与间隙填充和平坦化能力的旋涂介电层方法,可能简化工艺流,同时保持先进节点光刻所需的光学控制。

参考来源

[T1] 教科书2000

Silicon VLSI Technology - Full

James D. Plummer, Michael D. Deal, Peter B. Griffin

Silicon VLSI Technology · ISBN 978-0130850379

[T2] 教科书2006

Physics of Semiconductor Devices - Full

S. M. Sze, Kwok K. Ng

Physics of Semiconductor Devices · ISBN 978-0-471-14323-9

订阅 SemiFlows 周刊

每周一封,讲一个工艺步骤背后的物理与化学。留下邮箱,确认一次即可,随时退订。

想直接使用 AI 助手与完整流程?注册账号即自动收到周刊。 免费注册

常见问题

什么是介电抗反射涂层(DARC)?
介电抗反射涂层(DARC)是一种在光刻堆栈中沉积的无机薄膜层,用于在光刻胶曝光过程中抑制来自衬底的不必要的光学反射。与有机BARC不同,DARC采用介电材料(如氮氧化硅),通过设计折射率和消光系数值来最小化驻波效应和关键尺寸波动。
电介质抗反射涂层(DARC)的工作原理是什么?
电介质抗反射涂层(DARC)的工作原理通过两种互补的光学机制实现:相消干涉和光学吸收。当DARC的光学厚度等于曝光波长的四分之一时,从其上表面和下表面反射的光线发生相消干涉,从而抵消净反射率。同时,该薄膜的消光系数在光子到达高反射基底之前将其吸收,进一步降低本会在光刻胶中形成驻波的反射光强度。
介电抗反射涂层(DARC)的主要挑战有哪些?
介电抗反射涂层(DARC)的主要挑战包括:因光学常数匹配不完美而产生的残余驻波;光刻胶与DARC界面处的混合问题,导致底切或基底轮廓异常;以及因衬底形貌引起的反射缺口。在可显影型抗反射涂层(DBARC)中,对烘烤温度的敏感性以及DARC与光刻胶体系之间的化学不相容性,可能导致残留物、T型顶部缺陷以及较窄的工艺窗口,从而增加制造复杂性。

相关文章

材料2026年5月28日6 分钟阅读

介电抗反射涂层(DARC):原理、光学物理与先进集成

在现代半导体制造中,光刻是图形转移的核心手段,其定义的特征尺寸直接决定了器件的性能与集成密度。随着行业沿着摩尔定律演进,曝光波长已从 g 线和 i 线缩减至深紫外(DUV)体系(如 KrF 和 ArF…

材料2026年5月25日5 分钟阅读

理解先进半导体制造中的层间介质 (ILD)

简介 在现代超大规模集成(ULSI)器件中,集成电路的性能已不再仅仅由晶体管的有源开关速度决定。相反,用于在数百万个逻辑门之间传输电信号的后段工艺(BEOL)互连系统已成为主要性能瓶颈。

材料2026年3月15日5 分钟阅读

低介电常数材料:原理、材料和先进工艺节点中的集成

介绍 随着集成电路向更小的工艺节点微缩,后段工艺(BEOL)互连系统的性能已成为制约整体芯片响应速度的关键瓶颈。传统上,二氧化硅(SiO₂)被广泛用作分离铜或铝金属导线的层间介质(ILD)。

材料2026年3月29日5 分钟阅读

半导体制造中的旋涂电介质 (SOD):原理、物理机制与工艺集成

简介 在半导体制造对更高集成密度的不断追求中,高密度电子元件的可靠隔离至关重要。良好的电气隔离至关重要,这包括具备低介电常数等特性,以确保线间电容保持在较低水平 T1。

材料2026年5月25日5 分钟阅读

理解超低介电常数(Ultra Low-K)电介质:物理特性、集成与先进工艺节点挑战

在现代微电子技术中,集成电路的持续微缩将器件密度与性能需求推向了前所未有的高度。然而,随着晶体管开关速度的提升,集成电路的整体性能日益受到后段工艺(BEOL)互连系统的制约。

目录

  • 引言
  • 物理原理与机制
  • 光学干涉与菲涅尔反射
  • 四分之一波长相消干涉
  • 吸收与消光系数
  • 可显影变体中的化学放大相互作用
  • 工艺原理
  • 折射率工程
  • 薄膜厚度与光程控制
  • 沉积参数相互作用
  • 刻蚀选择性与图形转移
  • 挑战与失效模式
  • 驻波残留与CD摆动
  • 互混与界面污染
  • 来自反射性衬底特征的刻槽
  • 传统BARC去除中的等离子体损伤
  • PAB温度敏感性
  • 技术节点演进
  • 28nm节点:DARC作为标准光刻赋能技术
  • 14nm节点:多重图形化与FinFET集成需求
  • 7nm及以下:先进多重图形化与EUV过渡
  • 相关工艺
  • 光刻与光刻胶集成
  • 刻蚀与图形转移
  • 离子注入与DBARC
  • 互连介电工艺
  • 未来展望
  • EUV专用底层开发
  • 多功能底层系统
  • 先进DBARC化学
  • 可持续性与工艺简化

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付