简介
在现代集成电路制造中，特征尺寸的持续微缩对传统的光刻和图形转移方案提出了严峻挑战 。随着技术节点的演进，光刻胶（PR）的厚度必须大幅降低，以克服光衍射的物理限制，并防止因高深宽比而导致的图形坍塌 。然而，薄光刻胶层缺乏所需的机械强度和刻蚀抗性，无法作为直接掩模对底层基材（如硅或厚电介质）进行深度、高选择性的各向异性刻蚀 。
为了弥补这一差距，半导体行业引入了牺牲硬掩模层，即非晶碳薄膜，通常被称为可灰化硬掩模（AHM）或先进图形化薄膜（APF）[P1, P2]。这些碳基材料结合了高刻蚀选择比、机械刚性和可工程化的光学特性，能够支持亚分辨率光刻技术 。此外，由于碳可以通过含氧等离子体轻松气化为挥发性化合物（如二氧化碳和一氧化碳），这些薄膜可以在不损坏周围硅、氧化物或氮化物结构的情况下被选择性地去除（或“灰化”），使其成为前段工艺（FEOL）和后段工艺（BEOL）集成方案中的理想组件 。
理解非晶碳的基本原理——从其物理原子键合构型到其工艺化学和失效模式——对于从事高密度逻辑器件、3D NAND 和先进 DRAM 器件工作的工程师来说至关重要 。
物理与机制
非晶碳薄膜的出色性能从根本上取决于其独特的原子键合结构和非平衡生长动力学 。与结晶碳同素异形体（如金刚石（$sp^3$ 杂化）或石墨（$sp^2$ 杂化））不同，非晶碳由包含 $sp^2$ 和 $sp^3$ 碳-碳键混合的无序网络组成，通常掺入不同浓度的氢（$a\text{-C:H}$）[P2, T2]。
杂化与电子结构
碳基质内 $sp^2$ 和 $sp^3$ 键的相对比例决定了薄膜的密度、机械硬度和光学性质 。在 $sp^2$ 杂化中，三个 $s$ 和 $p$ 轨道在平面内形成局域 $\sigma$ 键，而剩余未杂化的 $p_z$ 轨道形成离域 $\pi$ 键 。这些离域 $\pi$ 态形成了接近费米能级的键合（$\pi$）和反键合（$\pi^*$）态，有效地缩小了材料的光学带隙 [P2, T3]。当这些 $sp^2$ 碳原子聚集在一起时，会增加在光刻曝光波长（如 193 nm）下的光学吸收系数（消光系数 $k$），这可能会降低后续光刻步骤中底层对准标记的可见度 。
相反，$sp^3$ 杂化涉及四配位、四面体键合的碳原子，形成高度局域且高度稳定的 $\sigma$ 键 [P2, T2]。$sp^3$ 比例的增加会扩大有效带隙，使薄膜对深紫外（DUV）光更加透明，同时提高薄膜的机械硬度和杨氏模量 。
离子注入与生长动力学
为了在不单纯依赖热活化的情况下合成致密、高质量的非晶碳薄膜，工艺工程师利用了离子注入（Subplantation）的物理机制 。在等离子体增强化学气相沉积（PECVD）和物理气相沉积（PVD）工艺中，高能含碳离子和中性自由基被加速射向衬底表面 [P2, A2]。
根据注入理论，如果入射离子的动能足够高，它就可以穿透到生长薄膜最外层原子下方几个 Å 的深度 。这种暂时的穿透将离子强制推入局部原子晶格的间隙位置，产生局部压应力状态并增加局部原子密度 。这种高密度环境在热力学上促使碳原子重排为更紧凑的 $sp^3$ 键合构型，即使在衬底本体温度较低时也是如此 。
然而，这需要精细的动力学平衡：
- 中等能量离子轰击有助于原子位移和 $sp^3$ 稳定 [P2, P3]。
- 过高能量离子轰击会传递过多的动量，导致局部加热、原子弛豫以及结构缺陷（如 Stone-Thrower-Wales 缺陷）的产生，这会使 $sp^3$ 构型不稳定并促进石墨化（$sp^2$ 聚集）。
- 高衬底温度增强了吸附物种的表面迁移率，使系统趋向于热力学稳定的石墨态，这会增加密度，但同时也增加了光吸收（$k$ 值）。
表面化学与区域选择性抑制
物理沉积与表面化学的边界在于非晶碳与后续工艺气体的相互作用 。非晶碳表面可以被有意钝化以抑制原子层沉积（ALD）。
当 APF 或非晶碳薄膜表面暴露于还原性等离子体（如氢（$H_2$）等离子体）时，其表面化学状态会发生改变 。等离子体处理通过还原含氧官能团并用稳定的氢原子终止悬空键来钝化表面 。这一过程显著降低了活性羟基或胺基化学吸附位点的密度 。因此，当引入金属或电介质前驱体（如 TiN 或 $TiO_2$ ALD 中使用的前驱体）时，与反应性氧化物或氮化物表面相比，非晶碳表面的成核延迟显著增加 。这种机制构成了区域选择性 ALD 的物理基础，这对自下而上的自对准图形化方案至关重要 。
工艺原理
非晶碳薄膜的沉积具有高度可调性，最终材料性能直接取决于 PECVD 或磁控溅射过程中所选的工艺参数 [P2, A2]。工艺工程师必须系统地平衡这些参数，以处理刻蚀选择比、光学透明度和机械应力之间固有的权衡关系 。
沉积温度
沉积温度是定义碳网络最重要的控制杠杆之一 。
- 升高温度会增加晶圆表面的热能 。这使得吸附的碳自由基能够自由扩散并重排为高度稳定、致密的石墨（富含 $sp^2$）区域 [P2, P3]。虽然这种高温构型对氟基干法刻蚀化学品具有极佳的抗性，但它会增加 DUV 范围内的光吸收，导致薄膜变暗、不透明 。
- 降低温度会限制原子扩散 。在这种状态下，薄膜结构主要由动力学离子轰击而非热活化控制 。低温工艺可以产生高度透明、富含 $sp^3$ 的薄膜，但如果离子轰击未得到优化，薄膜密度可能会降低 。
射频功率与偏压 (PECVD)
在 PECVD 反应器中，等离子体通过高频（HF）和低频（LF）射频（RF）发生器激发 [P2, A1]。
- 高频射频功率主要控制碳氢化合物前驱体（例如乙炔、甲烷）和载气（例如氦、氩）的电离率，从而决定了到达衬底表面的活性自由基和离子的通量 。
- 低频射频功率在等离子体鞘层上建立自偏压，加速离子射向衬底 。增加 LF 功率会提高轰击离子的平均动能 。在特定的工艺窗口内，这会驱动注入机制，使薄膜致密化并增加其机械模量 。然而，如果 LF 功率过高，强烈的物理轰击会导致极端的压应力，进而导致晶圆翘曲，或者引起热弛豫，将 $sp^3$ 键重新转化为 $sp^2$ 键 [P2, A1]。
反应性气体掺杂 (氮共反应物)
为了解耦密度与应力的关系，在 PECVD 过程中可以向腔体内引入氮气（$N_2$）等反应性气体 。当氮气与碳前驱体共同通入时，氮原子会并入非晶碳网络中（形成 $a\text{-C:H:N}$）。当高氮流量与平衡的射频功率配合时，有助于碳基质的交联 。这种氮掺杂增加了薄膜硬度和杨氏模量，而无需增加内部压应力，有助于保持晶圆平整度 。
磁控溅射与等离子体点火控制
对于 PVD 非晶碳，采用固体碳靶的磁控溅射工艺 。由于非晶碳导电性较差，通常优先采用射频磁控溅射以避免靶材上的电荷积累 [T2, A2]。
最近的进展利用多级溅射序列来优化薄膜界面和表面粗糙度 。在初始点火阶段，结合直流（DC）和射频（RF）功率以建立高度稳定的等离子体 。一旦等离子体稳定，系统便切换至纯射频沉积模式 。这种功率切换降低了到达衬底的溅射碳物种的动能，防止了岛状结构的快速生长和局部高能原子重排 。因此，物理表面粗糙度被最小化，这对于确保硬掩模上方的超薄光刻胶实现均匀沉积至关重要 。
挑战与失效模式
在 10nm 以下技术节点集成非晶碳硬掩模，会引入若干工艺工程师必须积极缓解的物理、机械和化学失效模式 。
沉积工艺参数
/ \
高温 / 低离子偏压 低温 / 高离子偏压
/ \
[石墨化富sp2] [类金刚石富sp3]
- 高干法刻蚀抗性 - 高光学透明度
- 高DUV光吸收 - 高杨氏模量
\ /
\ /
\ /
工程权衡窗口
透明度与选择性的矛盾
非晶碳集成中最著名的挑战是光学透明度与干法刻蚀选择比之间的权衡 。在光刻步骤中，曝光工具必须与晶圆底层中嵌入的对准标记对齐（工程实践）。如果非晶碳薄膜是高度石墨化的（富含 $sp^2$）以提供高干法刻蚀抗性，它就会强烈吸收对准激光 。这种光学不透明性会导致光刻工具无法检测到对准标记，从而导致叠对误差和图形错位 。相反，如果通过降低热预算使薄膜高度透明（富含 $sp^3$），其密度和化学惰性可能会降低，导致在随后的衬底刻蚀过程中出现快速降解和选择比变差的问题 。
机械不稳定与线条弯曲
随着特征尺寸缩小到高深宽比沟槽和线条，图案化非晶碳掩模的结构完整性成为一个主要问题 。在内部残余应力和随后的湿法清洗步骤中遇到的毛细力的影响下，高深宽比碳线条可能会发生机械屈曲，也称为线条弯曲 [P2, T1]。
根据薄膜弹性与屈曲理论，导致屈曲的临界力与薄膜的杨氏模量及宽度的三次方成正比，与高度的平方成反比 。如果非晶碳薄膜因密度低或交联不完全而导致杨氏模量不足，图案化线条就会发生变形或坍塌，导致灾难性的关键尺寸（CD）偏差和线宽粗糙度（LER）恶化 。
压应力与晶圆翘曲
高密度非晶碳薄膜，特别是那些经过剧烈离子轰击（高 $sp^3$ 含量）沉积的薄膜，往往会积累显著的压应力 [P2, A1]。
- 当在 300 mm 大尺寸晶圆上沉积时，这种应力会诱发物理弯曲，即晶圆翘曲 [P1, A1]。
- 极端的晶圆翘曲会阻止后续光刻或刻蚀工具中的静电吸盘正确夹持晶圆，从而导致工艺错误或工具停机（工程实践）。
- 如果应力超过非晶碳与底层材料（如氧化硅或氮化硅）之间的界面粘附强度，薄膜就会分层或剥落，导致器件损毁 。
选择性 ALD 中的选择性丧失
当使用 $H_2$ 等离子体钝化的非晶碳作为区域选择性 ALD 的抑制层时，表面状态的任何偏差都可能导致失效 。
- 水分暴露： 在热 ALD 循环过程中暴露于水蒸气（$H_2O$）可能会使羟基重新引入碳表面，抵消等离子体钝化效果，导致不必要的前驱体化学吸附 。
- 特征边缘退化： 在纳米结构的尖角和垂直侧壁处，等离子体处理过程中的电场分布不均匀，导致边缘钝化不足 。这种局部钝化失效会导致非晶碳掩模上出现意外的 ALD 成核，从而导致缺陷和图形短路 。
技术节点演进
随着工业节点从平面架构向复杂 3D 纳米结构演进，非晶碳薄膜的作用和物理规格发生了巨大转变 。
28nm 平面节点
在 28nm 平面节点，非晶碳薄膜（如 APF）主要用作基本的可灰化硬掩模，以支持 193 nm 浸没式单次曝光光刻 。主要要求是在浅沟槽隔离（STI）氧化物和栅电极刻蚀过程中提供一个简单的、高选择性的屏障 。深宽比中等，意味着具有中等密度和低应力的标准 PECVD 配方足以防止线条弯曲和晶圆翘曲 。
14nm FinFET 节点
随着 14nm FinFET 节点的引入，单次曝光光刻达到了物理极限，迫使行业采用多重曝光方案，如自对准双重曝光（SADP）和自对准四重曝光（SAQP）。
在这些集成流程中，非晶碳薄膜充当了牺牲性的“心轴”（Mandrel）（工程实践）。共形的间隔层氧化物或氮化物沉积在图案化的碳线条上方，随后进行各向异性间隔层回刻，并最终灰化去除碳心轴 。这要求非晶碳薄膜具有极高的关键尺寸均匀性、低线宽粗糙度和完美的垂直侧壁剖面 [P1, P2]。碳心轴剖面的任何不对称性都会直接转化为最终硅鳍片中的节距漂移缺陷（工程实践）。
7nm 节点及以后
在 7nm FinFET 节点及以下，极紫外（EUV）光刻与超高密度 3D 集成同时引入，例如 3D NAND 中的垂直通道和 DRAM 中的堆叠电容节点 。
- 逻辑器件： 极紫外光刻胶非常薄且对机械坍塌高度敏感，需要超薄、高密度且高透明度的非晶碳薄膜，以在不失真的情况下转移 30nm 以下的节距 [P2, A2]。
- 3D NAND： 多层堆叠由数百层交替的氧化硅和氮化硅组成 。在这些致密、高堆叠结构中刻蚀深、垂直的存储孔需要极其坚固的硬掩模 。此处使用的非晶碳薄膜必须在更高温度下沉积，并重掺氮或金属，以提供极端机械硬度和最大的干法刻蚀选择比，从而确保在数小时的连续等离子体暴露下不发生退化 。
相关工艺
非晶碳薄膜的成功集成需要与半导体流程中几个相邻工艺模块的无缝协作 。
[光刻胶]
|
[抗反射涂层 / CAP] (例如 SiON / BARC)
|
[非晶碳薄膜] <-- 硬掩模层
|
[目标介质 / 硅]
光刻与抗反射堆叠集成
由于非晶碳并不总是具备最佳的折射率（$n$）和消光系数（$k$）来抑制光刻过程中的光学驻波，因此它很少直接与光刻胶搭配使用 。相反，通常采用三层或四层堆叠（工程实践）。
通常，一层薄的无机盖层（如氮氧化硅（SiON）或富硅氧化物）直接沉积在非晶碳薄膜顶部，同时起到附着力促进剂和无机底部抗反射涂层（BARC）的作用 [P1, P2]。然后将光刻胶涂覆在该盖层上，确保实现无反射、高度均匀的曝光窗口（工程实践）。
干法刻蚀 (图形转移)
一旦光刻胶被图案化，图像就会向下转移到三层堆叠中（工程实践）。氮氧化硅盖层使用氟基化学品（例如 $CF_4$ 或 $CHF_3$）进行刻蚀，并在非晶碳表面实现选择性停止 。
随后，主要的图形转移到非晶碳薄膜中是在电感耦合等离子体（ICP）反应器中使用氧（$O_2$）、氢（$H_2$）、一氧化碳（$CO$）或氮（$N_2$）混合气体进行的 。氧或氢基自由基与碳薄膜发生化学反应，形成如 $CO_2$ 或 $CH_4$ 的高挥发性物质，这些物质被不断排出反应腔，从而留下垂直、高各向异性的碳侧壁（工程实践）。
灰化与湿法清洗
在非晶碳掩模作为深度衬底刻蚀过程中的高选择性屏障完成其使命后，必须将其去除 。这可以通过下行氧等离子体灰化工艺来实现，该工艺在气化碳的同时对底层硅、氧化物或氮化物结构零损伤 。干法灰化之后通常会进行专门的湿法清洗步骤，以去除在深刻蚀过程中积聚在侧壁上的任何氟碳残留物或微量金属污染物（工程实践）。
未来展望
随着半导体行业向全环绕栅极（GAA）纳米片、互补场效应晶体管（CFET）和 3D DRAM 迈进，对非晶碳薄膜的要求将持续提升 。
为了克服传统碳薄膜的基本物理极限，研究人员正在探索高掺杂碳材料 。通过将重金属掺杂剂（如钨或钛）或硼并入非晶碳基质中，可以将密度和机械强度提升至接近金刚石的水平，从而为极高的 3D 结构实现更高的刻蚀选择比 。
此外，先进脉冲 PECVD 工艺和低损伤磁控溅射技术的发展代表了一个主要的研究方向 [A1, A2]。通过脉冲调制射频功率或利用双模式点火序列，工程师可以精确调节入射离子的平均动能，在保持高密度的同时最大程度地减少碳网络内的结构应力 [A1, A2]。这种应力工程对于消除高密度、多层集成方案中的晶圆翘曲和线条弯曲至关重要 [T1, A1]。
最后，在钝化非晶碳模板上利用固有选择性 ALD 进行区域选择性沉积的发展，为自下而上、无缺陷的纳米制造带来了巨大希望 。通过完善表面化学并理解原子尺度的成核动力学，未来的工艺工程师可以完全绕过传统上具有挑战性的叠对光刻步骤，为下一代亚纳米半导体器件铺平道路 。