半导体制造流程：从器件到互连的全景图

芯片是怎样制造出来的

半导体制造通过反复添加材料、定义图形、去除选定区域和改变材料性质，在晶圆上构建器件及其连接。光刻规定变化应发生的位置，沉积与刻蚀等工序形成实际结构。完整芯片还需要电连接、测试和封装；把这些操作各做一遍，并不能得到完整电路。[T1]

理解流程可以从结构入手：先找到晶体管，再找到连接器件与布线的接触，最后找到连接多个器件的金属网络。本文用这条线索建立全景，不把某一家公司的工艺顺序当成通用配方。

读懂制造流程图

图解把器件形成、局部连接和布线分开，下方的单元操作则会在多个阶段重复出现。例如，沉积的介质既可能隔离相邻器件，也可能隔开相邻金属线；仅凭材料名称无法判断它的任务。[T1]

流程部分	正在构建什么	阅读时应问什么
器件形成，通常称为FEOL	隔离、阱、栅极和源漏区	什么控制电流，什么使器件相互隔离？
器件接触与局部连接，常归入MOL	通向晶体管端子的电连接	连接的是哪个器件区域？
互连，通常称为BEOL	金属线、通孔和绝缘层	哪些电路节点应连接，哪些必须隔开？
测试与封装	经过测试的裸片及其外部连接	裸片能否工作并与外围系统连接？

FEOL、MOL和BEOL是帮助整理流程的标签，不代表所有工艺组织都采用完全相同的分界。本文用MOL表示从器件到布线的过渡。封装也可能被称为后段活动，但这一用法不应与晶圆上的BEOL互连混淆。

为什么图形化会反复出现

晶体管和上方导线需要在不同材料中形成不同形状。典型图形化循环包括涂覆光刻胶、曝光显影、把图形转移到下方材料或将其用作掩膜，以及在任务结束后去胶。下一层需要自己的图形，并与已有结构对准。[T1]

因此，“光刻制造芯片”并不完整。曝光先在光刻胶系统中建立空间信息，后续改变材料的操作才决定晶圆中留下什么。刻蚀选择性、表面状态和对准都会影响结果；胶中的图像还不是最终电学结构。

可以把光刻原理、光刻胶和去胶作为同一循环的三个环节阅读。

为什么沉积工艺不能随意互换

沉积用于添加薄膜，但具体要求取决于任务。覆盖狭窄结构的侧壁、填满其内部，以及形成导电层，是不同的问题。膜层可以很好地沿表面生长，却在内部填满之前封住开口；用于填充的材料也可能需要后处理才具备最终性质。

CVD、PVD和ALD描述了不同的材料供应与成膜机制。工艺名称本身不能证明某张膜已满足器件的电学或几何要求，必须把机制与膜层在流程中的位置一起判断。[T1]

为什么顺序如此重要

每一步都会继承前序操作留下的结构。加热、清洗、注入或刻蚀可能影响已存在的材料；能独立形成优质薄膜的操作，在敏感材料引入后未必仍然适用。工艺集成需要协调前后步骤，使整条序列相容。[T1]

接触结构可以说明物理结构与电路目的的关系。即使栅极能正确控制沟道，电路仍需要低电阻地访问器件端子，并通过不会把相邻节点短接的布线网络实现连接。因此，器件形成和互连解决的是相互关联、又各有分工的问题。[T1]

用实际流程做一次阅读练习

打开28nm平面器件流程概览，定位隔离、栅极、接触和金属层。对每一部分，说清它产生什么结构，以及需要保留哪一种前序结构。概览提供参考制造序列，本文提供整体地图；其他器件架构和图像传感器会增加或调整模块。

当你能解释沉积和光刻为何反复出现、区分接触与金属线，并沿着一条电连接从器件追踪到上层布线，就已经掌握这张地图。理解这些依赖关系，比背诵固定的“芯片制造几大步骤”更有用。