引言
化学气相沉积是一种材料加工技术，通过气相前驱体的化学反应在加热的衬底上形成固态薄膜 。与依赖原子在表面物理凝聚的物理气相沉积方法（如溅射或蒸发）不同，CVD利用气-固异质化学反应，提供更优异的保形性、组分可调性和薄膜质量 。该技术自二战后的时代起成为半导体制造的基石，源于产业对高质量、可控薄膜的无止境需求 。
在现代集成电路制造中，CVD常规用于沉积二氧化硅、氮化硅和多晶硅薄膜 。这些薄膜在整个工艺流程中作为介电层、栅电极、钝化层和结构组件 。CVD能够产生保形涂层——以基本均匀的厚度覆盖垂直侧壁和水平表面——这使得它在先进节点普遍存在的高深宽比几何结构中不可或缺 。
CVD的根本吸引力在于其多功能性：通过选择不同的前驱体化学方法和能量传递方式，工程师可以沉积外延、非晶、多晶或单晶薄膜 。诸如低压化学气相沉积、等离子体增强化学气相沉积和金属有机化学气相沉积等变体，将该技术的应用范围扩展到了更低的热预算和日益复杂的材料体系 。关于特定CVD变体的深入讨论，请参见我们关于低压化学气相沉积和等离子体增强化学气相沉积的文章 。
物理机制
CVD工艺的基本步骤
无论采用何种特定变体，每个CVD工艺都通过一系列共同的基本步骤进行，这些步骤共同控制着薄膜的形成 ：
- 气相传输：反应气体通过对流输送到反应器中，并向衬底表面传输 。
- 边界层扩散：反应物分子从主流气流穿过边界层——衬底附近的一层停滞气体薄膜——扩散到表面 。
- 吸附：前驱体分子或中间体吸附在加热的衬底表面 。
- 表面反应与迁移：吸附的物种发生化学分解或反应，产生的吸附原子沿着表面迁移到能量上有利的附着点，如扭折和台阶 。
- 薄膜生长：成核、生长并聚结为连续的固态薄膜 。
- 副产物脱附与移除：挥发性反应副产物从表面脱附，扩散回边界层，并由主气流带走 。
这些步骤之间的相互作用决定了整体的沉积行为 。当表面反应动力学是限速步骤时，该过程被称为处于表面反应受限区，此时沉积速率对温度高度敏感 。当通过边界层的质量传输成为瓶颈时，过程进入质量传输受限区，此时沉积速率主要依赖于气体流量和压力 （工程实践）。
气相反应与表面反应
均相气相反应与异相表面反应之间存在重要区别 。在气相中，前驱体分子在到达衬底之前可能发生部分分解或形成中间物种 。这些中间体可能是有益的——降低后续表面反应的活化能，也可能是有害的——如果过早发生气相成核，则形成颗粒污染 （工程实践）。
气体-固体界面的异相反应是实际形成薄膜的地方 。衬底温度控制着表面反应可用的活化能：较高的温度促进吸附原子迁移，导致更致密、更具结晶性的薄膜，并改善台阶覆盖率，如高温氧化物沉积中所观察到的 。相反，较低的温度可能产生非晶或多孔薄膜，但在热预算受限时是必需的 。
能源与反应活化
传统的热CVD完全依赖热能来克服活化势垒 。在PECVD中，由射频或直流电源产生的等离子体将气体分子解离为高能离子和反应性自由基，为在显著较低的衬底温度下进行沉积提供了所需的活化能 。等离子体中的电子将能量传递给反应气体，从而增强了原本需要高热量输入的反应 。
这一原理延伸到其他变体：光引发CVD使用光子来激活前驱体，而金属有机CVD则采用在相对适中温度下分解的金属有机前驱体，从而实现了化合物半导体的外延生长 。更具体地关于MOCVD，请参见我们关于金属有机化学气相沉积的文章 。
保形性与台阶覆盖率
CVD相对于PVD的一个决定性优势是其保形覆盖 。溅射作为一种定向的视线过程，无法均匀覆盖沟槽或通孔的垂直壁——这被称为台阶覆盖率问题 。相比之下，CVD通过可以扩散到所有暴露表面的气相物种沉积薄膜，在水平和垂直表面上产生基本均匀的厚度 。保形程度取决于表面扩散和反应的相对速率：高表面迁移率（由升高的温度促进）允许吸附原子在并入薄膜之前迁移到侧壁，从而实现优异的侧壁覆盖率 。
工艺原理
温度
温度是热CVD中最具影响力的参数，因为它直接控制反应动力学和表面扩散速率 。提高衬底温度会加速前驱体分解并增强沿表面的吸附原子迁移，通常导致更高的沉积速率、改善的薄膜密度和更好的结晶度 。然而，过高的温度会引发不希望的气相成核，产生粗糙或粗晶粒的薄膜，并超过先前形成的器件结构的热预算（工程实践）。在表面反应受限区，沉积速率随温度呈指数级增加，遵循阿伦尼乌斯关系 （工程实践）。
压力
降低反应器压力有几个好处（工程实践）。较低的压力增加了气体分子的平均自由程，减少了不希望的气相反应，并改善了整个晶圆的薄膜均匀性 。LPCVD系统利用这一原理，与常压CVD相比，实现了优异的厚度均匀性和更低的气体消耗 。在质量传输受限区，较低的压力增强了通过边界层的扩散，但也减少了可用的反应物分子的绝对数量，从而在均匀性和产能之间产生了权衡 （工程实践）。全面论述请参见我们关于低压化学气相沉积的文章 。
气体流量与前驱体输送
气体流量决定了前驱体在反应区的停留时间以及副产物的移除效率 。较高的流量可以增加输送到衬底表面的反应物供应，但过高的流量可能会将停留时间减少到低于完全反应所需的时间，从而降低利用效率 （工程实践）。反应气体的比例直接控制薄膜的化学计量比——例如，在Si₃N₄沉积中硅烷与氨气的比例，或在SiO₂沉积中二氯硅烷与氧气的比例 。
前驱体化学本身是一个基本杠杆（工程实践）。前驱体的选择决定了分解路径、可能的气相中间体、杂质的掺入（如氯或氢）以及可实现的沉积温度窗口 。金属有机前驱体能够沉积金属和化合物薄膜，但如果分解不完全，可能会引入碳污染 （工程实践）。
等离子体参数（针对PECVD）
在PECVD中，射频功率、等离子体频率和电极配置控制着气体解离的程度和离子轰击能量 。较高的射频功率增加了反应性自由基的密度，通常会增加沉积速率，但过度的离子轰击可能会引入压应力、损坏下层薄膜或导致可能不希望发生的致密化 （工程实践）。PECVD系统中的衬底偏压独立控制表面上的离子能量，为调节薄膜密度和应力提供了一个额外的旋钮 。
衬底与表面状态
衬底材料、晶体取向和表面准备深刻地影响成核密度和薄膜形态 。在外延沉积中，衬底晶格充当模板：到达的原子在表面迁移，直到找到完美延伸底层晶体图案的晶格位置 。任何天然氧化物或污染的痕迹都会破坏外延生长，这使得表面准备至关重要 。对于多晶或非晶薄膜，衬底温度和表面能决定了晶粒尺寸和成核密度 （工程实践）。
挑战与失效模式
气相成核与颗粒污染
当前驱体分压过高或温度导致过度的气相反应时，均相成核可能在气相中而非在衬底表面发生 。这会产生颗粒污染，沉降在晶圆上，导致缺陷、良率损失和薄膜质量下降 （工程实践）。在较高压力以及具有停滞流动区域（前驱体停留时间较长）的反应器几何结构中，该问题会加剧 （工程实践）。
非均匀沉积
在大直径晶圆上实现均匀的薄膜厚度是一个持续的挑战 。不均匀性源于气体流经晶圆表面时反应物的消耗——下游区域接收的前驱体通量低于上游区域 （工程实践）。基座上的温度梯度加剧了这一效应，因为在反应受限区，沉积速率对局部温度呈指数敏感 。LPCVD通过在降低的压力下运行来缓解这些问题，这增强了气相扩散并减少了反应物消耗梯度 。
高深宽比结构中的台阶覆盖率退化
虽然CVD本质上比PVD提供更好的台阶覆盖率，但当特征深宽比变得极端或表面反应速率相对于扩散进入特征内过快时，保形性会退化 （工程实践）。在深沟槽或通孔中，前驱体可能在扩散到底部之前在开口附近发生反应，产生夹断和空洞形成 （工程实践）。高沉积温度通过增加表面扩散长度来帮助，但热预算限制可能排除此解决方案 。
薄膜应力与分层
CVD薄膜通常表现出由与衬底的热膨胀失配、沉积过程中的晶粒生长以及PECVD中的离子轰击引起的内应力 。压应力或张应力可能导致晶圆翘曲、薄膜开裂或分层——特别是当沉积硬掩模层时 。过度的内应力或对衬底的附着力不足会导致硬掩模层分层和剥落，而碳基薄膜中高氢含量会形成多孔结构，机械强度不足 。
杂质掺入
前驱体分解不完全或不需要的副反应可能将氢、氯、碳或氧等杂质掺入生长中的薄膜 。氢掺入是PECVD薄膜中的一个特别问题，它影响密度、介电常数和抗蚀性 。来自氯硅烷前驱体的氯残留物可能导致下层金属层的腐蚀并降低器件可靠性 （工程实践）。
微负载与图形密度效应
在图形化晶圆中，局部特征密度影响沉积行为 。密集排列的沟槽每单位面积消耗的前驱体比开阔区域更多，产生局部消耗效应，导致厚度变化——这种现象称为微负载 （工程实践）。在先进节点，特征尺寸缩小且图形密度变化加剧，这一效应变得越来越成问题（工程实践）。
技术节点演进
28nm节点与平面CMOS
在28nm技术节点，平面CMOS工艺依赖于CVD进行栅介电层沉积、侧墙形成和接触衬垫层 。热预算相对充裕，允许使用高温LPCVD工艺进行氮化硅侧墙和多晶硅栅电极的沉积 。按当今标准，台阶覆盖率要求适中，因为特征深宽比是可管理的（工程实践）。该节点的主要CVD挑战是在300mm晶圆上实现均匀的整面薄膜，厚度均匀性目标推动采用LPCVD而非APCVD 。
通过CVD沉积二氧化硅广泛应用于前金属介电层和层间介电层应用，使用诸如硅烷与氧气或二氯硅烷与水的反应 。这些薄膜的保形性通常足以满足该节点接触和通孔的几何结构 。
14nm节点与FinFET过渡
在14nm节点向FinFET架构的过渡引入了CVD工艺的全新挑战 。三维鳍结构产生了高深宽比表面，需要在垂直鳍侧壁上进行高度保形的侧墙和衬垫沉积 。鳍侧壁上介电侧墙的保形沉积对于控制栅极长度和防止寄生泄漏变得至关重要 。
鳍几何结构也增加了图形密度变化，加剧了CVD工艺中的微负载效应 。选择性外延沉积——一种先进的CVD变体——对于抬升源/漏区变得必不可少，需要精确控制暴露的硅表面与介电表面之间的成核选择性 （工程实践）。由于需要保持应变沟道工程，热预算变得更加受限，推动了对于以前使用LPCVD的薄膜采用PECVD 。
7nm节点及以后
在7nm节点，CVD工艺面临着极端的挑战 。接触和通孔的深宽比急剧增加，需要非比寻常的台阶覆盖率，这挑战着传统CVD的极限 。自对准多重图形化方案依赖于CVD沉积的芯轴和侧墙材料，并要求严格的厚度控制和刻蚀选择性 。
在3nm及以后，全环绕栅极晶体管架构的出现引入了沟道释放空腔和内层侧墙结构，这要求CVD薄膜具有原子级的厚度精度——日益模糊了CVD与原子层沉积之间的界限 （工程实践）。此外，通过CVD集成新型沟道材料如过渡金属二硫化物正被积极研究，该技术能够实现原子级薄半导体的晶圆级生长，最终可能在亚2nm节点取代硅 。
背面供电方案，通过将电源互连移至晶体管层下方来将信号路由与电源供电分离，引入了埋入式介电层和隔离层的新CVD要求 。这些架构要求CVD薄膜在衬底减薄和背面通孔加工过程中形成的深窄结构中具有优异的间隙填充能力 。
相关工艺
外延
外延沉积是一类特殊的CVD，其中沉积的薄膜是底层衬底晶体的单晶延伸 。与可能产生非晶或多晶薄膜的传统CVD不同，外延要求原子级清洁的衬底表面和足够高的温度，以使到达的原子能够迁移到正确的晶格位置 。选择性外延——其中沉积仅发生在暴露的晶体表面而非相邻的介电层上——是通过引入一种同时去除材料的蚀刻气体来实现的，只有在催化表面反应有利于生长的地方才发生净沉积 。
原子层沉积
原子层沉积可被视为一种CVD变体，其中前驱体暴露是顺序脉冲式的而非连续的 。在ALD中，化学前驱体一次一个地与表面反应，每个周期沉积亚单层 。这种自限制机制提供了埃级厚度控制和无与伦比的保形性，使得ALD成为先进节点超薄膜的首选方法 。然而，由于其基于周期的性质，ALD的产能本质上低于传统CVD（工程实践）。进一步阅读，请参见我们关于原子层沉积的文章 。
物理气相沉积
诸如溅射等PVD方法提供定向的、视线的沉积，与CVD的保形覆盖互补 。虽然CVD在具有保形覆盖的介电和半导体薄膜沉积方面表现出色，但PVD在可接受或期望定向覆盖的金属电极和阻挡层沉积方面仍然是主力 。许多工艺流程结合了两种技术——使用CVD进行保形衬垫沉积，使用PVD进行种子层沉积——这被称为一种沉积策略，利用了每种方法的优势 。
可流动CVD
可流动化学气相沉积是一种专门为间隙填充应用设计的变体 。通过沉积一种可流动的类液体薄膜，在固化前回流到窄间隙中，FCVD解决了传统CVD在高深宽比结构中难以实现的无空洞间隙填充挑战 。这项技术在先进节点对于浅沟槽隔离和层间介电间隙填充已变得至关重要 。更多详情，请参见我们关于可流动化学气相沉积的文章 。
钝化与硬掩模沉积
CVD工艺是钝化层沉积中不可或缺的部分，其中保形介电薄膜保护下方的电路免受湿气、污染和机械损伤 。PECVD沉积的非晶碳硬掩模代表了另一个重要应用，其中控制氢含量和sp²/sp³键合比决定了刻蚀选择性和机械完整性 。
未来展望
半导体制造中CVD的未来由几个汇聚的趋势塑造 。首先，CVD和ALD之间的界限继续模糊，因为先进节点同时要求CVD的产能和ALD的原子级精度 。诸如原子层CVD和空间调制CVD等混合方法正在涌现，以弥合这一差距 （工程实践）。
其次，通过CVD生长二维材料——包括石墨烯、TMD及其合金——代表了超越硅电子学的变革性前沿 。诸如模块化局部前驱体供应CVD等技术已展示了均质多元TMD的晶圆级生长，为工业规模采用提供了路径 。熔盐辅助CVD方法已被证明可以降低金属氧化物前驱体的熔点，使得能够在实用温度下生长以前无法获得的材料 。
第三，针对高产能、低温生长的反应器设计创新仍然是一个活跃的研究方向 。电感耦合等离子体CVD、受限空间CVD和添加剂辅助CVD的发展反映了业界扩大可访问材料和参数空间努力 。
最后，随着背面加工和3D集成架构的成熟，CVD工艺与化学镀和电化学沉积在顺序工艺流程中的整合将变得越来越重要 。理解这些互补技术之间的沉积速率原理对于先进节点的整体工艺优化至关重要 。
随着器件架构持续向三维集成、异质材料堆叠和原子级尺寸演进，CVD将仍然是基础性的使能技术——其气相化学、表面动力学和质量传输原理为未来半导体创新提供了物理基础 。