40nm 工艺流程中的光刻与图形转移

光刻通过曝光和显影光敏胶形成供后续转移的图形。芯片可能使用多道光刻，次数与细节随产品和层次变化。本文以免费 40nm 流程的已命名工位为背景。

光刻在流程中的作用位置

40nm BSI CMOS Image Sensor 流程命名多个光刻工位；其中三个提供实例,全程公开流程示意截面:

1. 最初的基准:对准标记光刻定义后续步骤套刻使用的对准标记图形。
2. 隔离图形化:浅沟槽隔离光刻定义分隔相邻器件的沟槽。
3. 关键层:栅形成光刻定义栅光刻胶图形；最终晶体管尺寸还取决于图形转移及后续处理。

每一步都在 40nm 流程总览中公开呈现流程示意截面;该流程免费。

物理与机制

典型光学光刻步骤会涂布光刻胶、对准掩膜或光罩、曝光并显影图形。烘烤和图形转移细节取决于光刻胶与流程；部分工艺还使用额外层或重复曝光 [T1]。光刻胶图形可引导刻蚀或注入，但这些后续操作与光学曝光本身不同。

分辨能力取决于成像系统、波长、数值孔径、照明、掩膜、光刻胶及工艺条件。简单比例关系只在指定光学假设下有用，不能决定所有打印尺寸，也不能单凭波长证明节点。套刻描述层间对准，并有自身误差来源。所链接 40nm 步骤识别对准标记、STI 和栅光刻工位，但未提供套刻量测、扫描机条件或统一最小特征。

工艺原则

• 区分成像与转移：显影形成光刻胶图形；刻蚀或注入在后续操作使用它。
• 分别检查分辨与套刻：两者都取决于完整成像及集成序列。
• 指定光刻胶：烘烤和显影随化学体系而异，包括是否需要曝光后烘烤。
• 把可见流程用作背景：已命名光刻工位没有报告工艺窗口量测。

挑战与失效模式

焦点或曝光变化、套刻误差、光刻胶缺陷，以及掩膜或晶圆污染都可能影响打印图形。哪种因素限制产品，须看实测工艺窗口与缺陷数据。命名的栅光刻步骤本身不能证明特定晶体管长度。

从原理到生产流程

生产流程在选定层使用光刻，随后进行相应的图形转移或注入。40nm 流程总览提供已命名光刻工位和公开流程示意，不证明总曝光次数、套刻表现或最终转移结果。相关原理见光刻胶、深紫外、ArF 浸没、EUV、SADP与 SAQP。

节点演进

照明、光学、光刻胶和图形化策略的变化，使更小或更复杂图形成为可能。节点标签不能指定某一层使用的波长或曝光次数；选择取决于产品和层次。

相关工艺

光刻的邻里:光刻全流程解读是工艺深答;光刻胶是记录介质;EUV、ArF 浸没与深紫外是波长家族;硬掩膜是转移堆栈;干法刻蚀是消耗光刻产出的转移。

展望

未来光刻方案仍须平衡图像保真、套刻、缺陷与成本；任何改进都要在目标层及转移叠层上验证。