源极和漏极位于栅控沟道两侧。延伸区、抬高区域及接触结构都可能影响电流如何到达沟道。现有源漏综述将结区与接触电阻视作同一电流路径的组成部分 。
两个端子各做什么
在给定工作偏置下，载流子从源极进入沟道并从漏极离开。栅控沟道外的区域电阻仍可能限制电流，因此延伸区与接触结构需分别检查，不能把端子当作无电阻的理想节点 。
Process map · 流程地图
7nm FinFET 内所选的 4 步学习路线
找到间隔层旁为后续源漏生长准备的凹腔。
真实步骤命名、逐层截面与原理讲解收录于 7nm FinFET 课程内，按账户权限解锁。
源漏区域如何形成
源漏区域可按器件架构采用注入、选择性生长及后续激活等操作。所引综述比较了延伸区与抬高接触结构，并未规定所有晶体管必须采用同一顺序 。
站内 7nm FinFET 的 SD 模块展示了具体例子：Spacer Etch and Cavity Etch 准备 p 侧凹腔，随后是 eSiGe Growth；另一条 n 侧生长路径有 eSi Growth，源漏注入之后还有结退火步骤。这四个操作对应当前 Flow 中已经批准的真实 Step，按顺序组成学习路线，而非泛指课程目录。
电阻、应变与漏电
沟道外电流路径包含结区与接触的贡献。降低其中一项电阻后，另一项仍可能成为限制因素，因此须在完整器件上评价预期改进 。
某些架构利用嵌入材料改变沟道应变，另一些则采用不同的结区和接触设计。这些选择取决于器件架构，须连同漏电、串联电阻和关态表现一起评价 。
沿学习路线继续
先在凹腔刻蚀 Step 观察哪块表面留给后续生长；到 eSiGe Growth 时，区分 p 侧应力材料与它参与形成的电学端子；再对照 n 侧的 eSi Growth，最后在结退火步骤思考注入后热处理改变了什么。Blog 正文公开，目标 Step 按 7nm Flow 的现有权限开放。相关概念可继续看侧墙间隔层、离子注入与掺杂激活。
参考来源
Source/Drain Junctions and Contacts for 45 nm CMOS and Beyond
M. Ozturk, Jing Liu