引言
反应离子刻蚀（RIE）是一种干法刻蚀技术，它将化学反应性等离子体与定向离子轰击相结合，以实现高度各向异性的材料去除。在半导体制造中，从光刻胶到下层薄膜的图形转移，关键取决于能否刻蚀出垂直轮廓并实现严格的尺寸控制。与各向同性进行且会损害图形保真度的湿法刻蚀不同，RIE利用化学反应与物理溅射之间的协同作用，产生具有近乎垂直侧壁的图形。
RIE的重要性源于一个基本要求：随着器件尺寸缩小，刻蚀出的图形必须在无横向底切的情况下保持精确的关键尺寸（CD）控制。光刻在光刻胶中定义出图形后，RIE以湿法各向同性方法无法实现的定向精度，将该图形转移到下层材料中。这一能力使RIE成为集成电路制造中几乎所有技术节点上占主导地位的刻蚀技术。本文探讨了从平面CMOS到先进三维器件架构的演变过程中，RIE的物理机制、工艺原理、挑战及发展历程。
物理原理与机制
等离子体产生与鞘层动力学
在电容耦合等离子体（CCP）系统（最常见的RIE配置）中，射频（RF）电磁场在低压气体环境中加速自由电子。这些高能电子与气体分子碰撞，引起电离和解离，产生包含离子、自由基和中性粒子的等离子体。由于电子与离子之间的巨大质量差异，电子对振荡RF场的响应远更有效，获得足够能量到达腔室表面和基板电极。
当电子到达电隔离的基板电极时，它们使电极相对于等离子体带负电，产生一个自偏压，吸引等离子体中的正离子朝向晶圆表面[P1, P2]。这个鞘层区域——准中性等离子体主体与偏置电极之间的边界——是离子被定向加速向基板的区域。鞘层中的电场主要垂直于晶圆表面，这是RIE中刻蚀方向性的根本来源。
化学-物理协同刻蚀
RIE的决定性特征是材料去除通过两种同时作用的机制发生：化学反应和物理离子轰击。等离子体中产生的中性反应性自由基扩散到基板表面，吸附，并与材料发生化学反应形成挥发性产物。同时，通过鞘层加速的离子垂直轰击表面，提供能量以增强这些化学反应，并物理溅射掉可能阻止进一步刻蚀的反应副产物。
这种协同作用——称为离子增强刻蚀——产生的刻蚀速率远高于纯物理过程如离子铣削，同时保持纯化学各向同性刻蚀无法实现的定向控制。正如Plummer、Deal和Griffin的教科书所述，中性反应性物质和离子物质可以单独作用，但通常选择气体化学性质和刻蚀条件，使它们以协同方式共同作用。
各向异性机制
RIE的各向异性刻蚀行为源于两个关键因素。首先，通过鞘层加速的离子保持主要垂直于基板表面的入射方向，将刻蚀能量垂直引导而非横向。降低气体压力减少了离子在穿过鞘层期间与中性粒子的碰撞，进一步增强了方向性，并增加了鞘层电压，从而提高了到达晶圆的离子通量。
其次，在垂直表面上形成一层侧壁钝化层，该层由掩膜材料的再沉积、冷凝的刻蚀剂物质和非挥发性刻蚀产物构成。此钝化层抑制了横向化学刻蚀，而水平表面上的垂直离子通量则持续去除该钝化膜，使刻蚀优先向下进行[P2, T2]。刻蚀与沉积反应之间的平衡——通过气体成分和工艺条件控制——决定了工艺是否能产生完美垂直的侧壁、各向同性轮廓或锥形结构。有关轮廓工程设计控制的更多信息，请参阅我们对锥形轮廓刻蚀的讨论。
工艺原理
压力
气体压力影响RIE性能的多个相互关联方面（工程实践）。降低压力减少了离子在鞘层传输期间与中性粒子的碰撞，导致朝向晶圆的离子通量更具方向性。压力降低还会增加鞘层电压——从等离子体到晶圆的电压降——从而增加离子在表面的能量。然而，降低压力也降低了等离子体密度，因为可用于电离和自由基生成的气体分子更少，这可能会降低整体刻蚀速率。因此，压力优化本质上是权衡刻蚀速率与方向性和轮廓控制。
射频功率
射频功率控制等离子体密度和离子能量特性（工程实践）。增加功率提高了解离和电离速率，增加了到达晶圆表面的反应性中性粒子和离子的通量。更高的功率也倾向于增加自偏压，将离子加速到更高能量，增强刻蚀的物理溅射成分。然而，过高的离子能量会降低对掩膜层和下层材料的选择性，并增加基板损伤的风险。
气体化学性质
刻蚀气体的选择决定了化学反应的路径和刻蚀产物的挥发性。氟基气体与硅反应形成挥发性氟化硅物质，而氯基气体则为特定材料系统提供不同的选择性特性。添加惰性气体（如氩气）有助于控制离子轰击成分，而添加气体则调节侧壁钝化层的形成和刻蚀选择性[A1, P2]。
刻蚀速率和各向异性来自于刻蚀与沉积反应的平衡——正确选择气体成分可控制工艺是否产生垂直侧壁、各向同性刻蚀或正/负锥形轮廓。RIE通常在等离子体混合物中同时使用多种化学物质，涉及数百种相互竞争的等离子体-表面相互作用。
电极配置
有功率电极和接地电极的相对尺寸决定了电压分布，从而决定了晶圆处的离子轰击能量。当承载晶圆的电极小于接地电极（包括腔室壁）时，从等离子体到晶圆的电压降要大得多，产生更高能量的离子轰击和更具方向性的刻蚀。这种不对称原理是RIE模式与常规等离子体刻蚀模式的区别所在，在后一种模式下，电极配置是对称或相反的。
温度与选择性
基板温度影响表面化学反应的动力学、挥发性产物的解吸速率以及侧壁钝化层的稳定性。选择性——目标材料与其他暴露材料刻蚀速率的比值——是一个关键参数。RIE可以被设计为具有选择性，意味着目标材料的去除速率大于掩膜层或下层材料的去除速率，使刻蚀能够停在预定的界面上。刻蚀停止层工程提供了与这种气体化学选择性互补的材料级机制。
挑战与失效模式
离子轰击损伤
以RIE模式运行会导致比常规等离子体刻蚀更强的离子轰击，这可能在基板中引起辐射损伤、晶格破坏和充电效应。高能反应性离子通量在近表面区域穿透和反应，形成无序表面层——称为残余损伤层——降低了刻蚀表面的电学特性。随着器件尺寸缩小，这种损伤层变得越来越成问题，因为损伤厚度代表了关键特征尺寸的更大比例（工程实践）。
充电与图形依赖效应
刻蚀过程中的离子与电子通量不平衡会导致在图形化表面上积累电荷，特别是在高深宽比的密集晶体管阵列中，电子中和在几何上受到阻碍。这种充电可能偏转入射离子，导致轮廓扭曲，还可能通过栅氧化层产生福勒-诺德海姆隧穿电流，导致可靠性退化（工程实践）。
沟槽效应与选择性退化
RIE增加的物理成分虽然对方向性至关重要，但本质上降低了目标材料与掩膜层之间的选择性。掩膜材料也会受到物理溅射，限制了可实现的选择性比。此外，在图形边缘集中的离子轰击可能导致沟槽效应——在侧壁基部离子轨迹汇聚处局部过度刻蚀。
通量非均匀性与工艺变异性
由于RIE去除量与曝光时间成正比，并依赖于中性粒子和离子通量的输送，工艺变异性出现在每个长度尺度上。在反应腔室内、晶圆上、芯片内以及单个图形内均存在通量梯度，影响了均匀性和可重复性。为形成侧壁钝化层而伴随刻蚀同时进行的沉积，进一步加剧了这种复杂性，使RIE本质上成为一个包含多种相互作用和竞争反应的系统。
工艺复杂性
RIE同时涉及数百种相互竞争的等离子体-表面相互作用，化学物质既解离成自由基，又电离成高能反应性离子。刻蚀速率通常是传输受限的，强烈依赖于中性粒子和离子通量的输送，这意味着这些通量的任何空间或时间变化都会直接转化为刻蚀非均匀性。刻蚀后，必须去除钝化层和刻蚀副产物的残留物，通常需要EKC刻蚀后残留物去除工艺来恢复表面清洁度。
技术节点演进
28纳米节点与平面CMOS
在28纳米技术节点，RIE已成熟用于平面CMOS器件中的图形转移。主要要求是栅极定义、源漏凹槽和接触孔形成的严格CD控制，其深宽比是标准CCP基RIE可以轻松实现的。各向同性与各向异性刻蚀之间的权衡可以通过常规氟基或氯基化学物质管理，而残余损伤层只占特征尺寸的一小部分。28纳米平面流程说明了该节点RIE的工艺集成环境。
14纳米节点与FinFET过渡
在14纳米节点向鳍式场效应晶体管（FinFET）架构的过渡引入了三维鳍结构，需要具有垂直侧壁且深宽比显著更高的深硅刻蚀。RIE工艺需要以精确的CD控制刻蚀硅鳍，同时在更大深度保持轮廓垂直度，并且间隔层刻蚀步骤需要对下层材料具有精确选择性。这推动了对更先进等离子体源（如电感耦合等离子体（ICP）-RIE）的采用，该技术使用两个独立的RF源分别控制等离子体生成和离子能量，相比单源CCP系统提供了更大的工艺灵活性。14纳米FinFET流程展示了这些刻蚀要求如何集成到完整的工艺序列中。
7纳米节点及以下
在7纳米及以下节点，多重图形化技术、全环绕栅极（GAA）纳米片结构以及亚10纳米特征尺寸的汇聚，将常规RIE推向了其基本极限。纳米片FET需要选择性刻蚀硅锗牺牲层并精确释放悬浮硅沟道，此时RIE选择性和损伤控制成为关键的工艺促成因素。纳米片器件中的连续间隔层使用RIE进行图形化，以同时隔离鳍之间和栅极区域之间的浅沟槽隔离区。当沟道尺寸接近同一尺度时，RIE留下的无序残余损伤层变得不可接受，从而推动了对原子级刻蚀精度的需求。
这一挑战推动了原子层刻蚀（ALE）的发展，它将刻蚀过程分解为自限制的顺序表面反应步骤：化学表面改性，随后进行低能离子或热去除。ALE在原子层级别实现控制，因为单个步骤无法连续刻蚀——只有当步骤按顺序循环执行时，材料去除才会发生。由于其自限制行为，ALE的主要优点是所有暴露表面每周期刻蚀相同量，提供了通量受限的RIE无法实现的固有可重复性。7纳米FinFET流程说明了该节点的集成复杂性。
相关工艺
光刻与图形转移
RIE是光刻图形化与物理结构形成之间的关键桥梁。光刻在光刻胶中定义出图形后，RIE以保持CD保真度所需的各向异性，将该图形转移到下层薄膜中。多重图形化方案依赖于重复的光刻-刻蚀循环以及精确的轮廓控制，每个RIE步骤都必须复现目标尺寸，且不产生累积误差。
沉积与刻蚀协同
回刻工艺使用RIE去除多余的沉积材料、平坦化表面或将薄膜凹槽至目标深度。原子层沉积（ALD）等沉积工艺与RIE之间的相互作用，决定了间隔层形成和自对准结构的精度。RIE还用于对沉积的介电和金属膜进行图形化，此时刻蚀必须通过化学驱动的选择性，干净地停在底层材料上。
终点检测与工艺控制
现代RIE工艺采用终点检测技术（如光学发射光谱或激光干涉法）来确定刻蚀何时到达所需界面，确保精确的深度控制并防止过度刻蚀。这些原位监控能力对于补偿传输受限RIE工艺中固有的通量变异性至关重要。
未来展望
半导体行业向3纳米以下节点推进，正沿着几条互补的路径推动RIE的发展。ALE凭借其自限制反应步骤和原子级精度，正从研究阶段过渡到生产阶段，用于常规RIE损伤和变异性不再可接受的关键层。低温刻蚀（通过基板冷却利用刻蚀剂物质的冷凝增强侧壁钝化）提供了另一种实现高深宽比轮廓控制的途径。
RIE与自对准双重图形化及多重图形化方案的集成，持续要求更严格的工艺窗口和更复杂的轮廓工程设计。随着三维器件架构——纳米片叉板FET、互补FET（CFET）和背面供电网络——引入日益复杂的刻蚀要求（包括多段通孔形成和侧壁接触结构），定义RIE的化学反应性与离子驱动方向性之间的基本协同作用，仍然是半导体制造中图形转移的基石。