简介
薄膜沉积方法通常分为两大类：化学气相沉积（CVD）和物理气相沉积（PVD）。在这两种情况下，硅片都被放置在沉积腔室中，薄膜的成分通过气相输送到衬底表面，并在那里形成薄膜 。在 CVD 中，反应气体被引入腔室，并在衬底表面发生化学反应生成薄膜 。而在 PVD 的情况下，利用物理方法产生组成原子，这些原子穿过低压气相，然后凝结在衬底上 。PVD 完全依赖物理反应和过程而非化学反应来实现薄膜生长 。PVD 包含两种主要技术：蒸发（涉及加热固体或熔融源直至其汽化）和溅射沉积（涉及用等离子体中形成的带能离子轰击固体源）。在现代半导体制造中，溅射是沉积铝、铜籽晶层及各种其他金属的主要方法 。PVD 有时被称为真空沉积法，因为为了使气相物种从源输送到薄膜表面而不发生过度散射，必须严格要求极低压的环境 。从历史上看，PVD 一直是半导体行业金属沉积的中流砥柱，因为它具有无与伦比的能力，可以沉积各种难以通过 CVD 沉积的金属和合金 。PVD 工艺中的前驱体仅包含薄膜沉积所需的化学成分，避免了可能污染 CVD 薄膜的复杂副产物 。
物理原理与机制
溅射沉积的基本物理机制围绕动量转移展开 。沉积腔室先被抽成真空，然后通入少量低压溅射气体（通常为氩气）。施加电极间电压使氩气电离，并在极板间产生高密度等离子体 。靶材（源材料）相对于衬底保持负电位，导致带正电的氩离子加速射向溅射靶材 。撞击的氩离子使靶材原子或分子从靶面物理弹出 。弹出的原子或分子直接传输到衬底，并在那里凝结形成所需的薄膜 。这种物理弹射从根本上是一个动力学过程，通常使用台球碰撞模型来解释和计算 。当入射离子传递足够的动能到靶面以破坏固定靶原子的化学键时，就会发生溅射 。这种效率在很大程度上取决于入射离子的能量和质量，以及靶材的本征属性 。溅射产额（定义为每个入射离子从靶材中弹出的原子或分子数）对离子的入射方向高度敏感 。以较低掠射角入射的离子在驱逐原子方面的效果较差，且离子本身经常会从表面反射回来 。相反，垂直于表面入射的离子会将表面原子进一步推入靶材本体，而不一定能将其溅射出来 。因此，最佳溅射产额严格峰值在小于 90 度的角度 。溅射原子离开靶面的角度通常呈弥散分布，近似于从靶材上每个位置发出的理想余弦角分布 。
工艺原理
为了实现商业上可行的沉积速率，现代 PVD 系统主要采用直流（DC）磁控溅射 。在 DC 磁控溅射工艺中，从阴极弹出的电子被加速远离，但通过施加精心设计的磁场，迫使这些电子在靶面附近的闭合路径上循环 。这种受限电子的高通量在靶材正上方产生了一个异常致密的氩等离子体，氩离子可从中被高效提取出来以溅射材料 。阴极的负电位从等离子体区域边缘吸引氩离子，加速它们穿过阴极暗区，并撞击靶材 。这种磁控溅射配置的主要优点是可以在显著较低的环境压力下在阴极附近形成高密度等离子体 。由于压力较低，离子从等离子体加速到阴极的过程中，不会因气相中的物理碰撞和电荷交换碰撞而损失能量 。这使得溅射可以在靶材施加较低电位、较低操作压力的情况下实现高溅射速率，最终减少溅射气体在沉积膜内的俘获 。然而，DC 溅射不能用于溅射电介质靶材，因为绝缘体表面的电荷积累会迅速中和阴极电位，阻止进一步的离子轰击 。为了沉积绝缘薄膜，需要射频（RF）电源来快速切换偏置电压，防止表面充电 。溅射也可以与化学反应相结合，形成所谓反应溅射的技术 。例如，当钛靶在含氮等离子体中被溅射时，氮化钛（TiN）薄膜就会沉积在硅片上 。沉积工艺参数（如施加功率、腔室压力和气体流量比）定向控制着溅射物种的平均自由程、到达衬底的原子动能，以及最终的薄膜应力和密度 。PVD 溅射具有操作成本低、薄膜与衬底表面附着力好，以及能够沉积极高熔点材料等巨大优势 。
挑战与失效模式
尽管 PVD 具有诸多优势，但物理气相沉积本身存在几种明显的失效模式和局限性（工程实践）。其中最突出的是台阶覆盖性差（工程实践）。PVD 从根本上是一种视线（line-of-sight）沉积工艺，这导致在小特征尺寸、高深宽比通孔几何结构中，由于阴影效应而产生非共形的台阶覆盖 。随着器件特征尺寸的缩小，从靶材到达的原子优先聚集在沟槽和通孔的上角，形成悬垂（overhang），最终在底部完全填充前堵塞开口（工程实践）。因此，激进缩放工艺固有的器件形貌通常排除了在最深结构中的主阻挡层使用视线 PVD 沉积方法 。另一个主要的物理挑战是离子引起的表面损伤（工程实践）。溅射 PVD 工艺中固有的高能原子和离子轰击从根本上导致了物理表面损伤，从而产生了不想要的界面电子态 。例如，在开发替代电介质时，PVD 方法提供了一种评估材料体系的便捷手段，但由此产生的界面态严重降低了器件的迁移率和可靠性 。此外，靶材杂质和晶粒结构问题依然存在（工程实践）。在铁电存储器研究中，生长在 PVD（溅射）TiN 底部电极上的 HfZrOx 薄膜性能受损，因为 PVD TiN 薄膜通常呈现出晶粒细小且表面形貌平坦的特征，主要由（111）晶面组成 。与结构经过优化的原子层沉积（ALD）替代方案相比，这种颗粒结构会导致更高的界面氧化和缺陷密度 。附着力和润湿性失效也严重影响中段工艺（BEOL）的可靠性 。沉积在分解或成膜不良的阻挡层表面上的铜，会呈现三维（岛状）生长，而不是平滑、共形的润湿 。如果没有适当的界面化学键合（例如在优化的超薄硅酸盐阻挡层中发现的特定羟基化网络），所得金属薄膜会在随后的机械抛光步骤中发生附着力失效 。
技术节点演进
PVD 的作用在各工艺代际中发生了显著变化（工程实践）。在 28nm 平面工艺期间，传统 PVD 被广泛用于几乎所有的 BEOL 阻挡层（如钽/氮化钽）和铜籽晶层，因为互连沟槽的深宽比仍在磁控溅射的台阶覆盖极限内 。PVD 因其高生产率和优异的材料纯度而受到青睐（工程实践）。然而，向 14nm FinFET 以及随后的 7nm FinFET 节点的过渡，引入了具有极大深宽比的互连通孔 。由于严重的阴影效应阻止了底部和侧壁的均匀覆盖，PVD 预计不会在更先进的技术节点中用于连续扩散阻挡层 。为了解决这个问题，行业积极转向混合集成方案（工程实践）。例如，原子层沉积越来越多地用于沉积超薄、高度共形的阻挡层（如 ALD TaN），而专门的电离 PVD 技术则严格保留用于沉积导电铜籽晶层，该工艺需要高纯度和优异的润湿特性 。
相关工艺
物理气相沉积与半导体制造中的多个步骤密切相关 。在 BEOL 集成中，PVD 是电镀的关键前驱工艺；PVD 铜籽晶层为随后的电镀步骤提供了必要的导电性，随后通过化学机械平坦化去除金属过载层 。在前段工艺（FEOL）集成中，特别是在高 k 金属栅极工艺中，PVD 已被广泛用于沉积功函数调节金属和阻挡层 。虽然 ALD 是超薄高 k 电介质的首选以防止表面损伤，但 PVD 仍然是较厚金属电极的一种可行且高产的方法，在这种情况下，沉积速率被优先考虑 。此外，PVD 内衬常用于先进互连图案化方案；例如，PVD 金属内衬可以在线路开口内共形沉积，从而在同一金属层形成正交金属线，为紧密排列的互连线之间提供必要的电气隔离 。在先进封装技术中，PVD 溅射被普遍用于沉积凸点下金属层（UBM）。UBM 层通常包括通过 PVD 形成的钛或钽扩散阻挡层和铜籽晶层，作为关键的导电基础，在此基础上进行厚光刻胶图案化和电镀导电柱 。
未来展望
随着半导体几何尺寸持续缩小进入埃米时代，标准 PVD 技术正向高电离物理气相沉积（iPVD）演进 。通过应用二级 RF 线圈对溅射金属流进行深度电离，iPVD 能够通过衬底偏置实现对金属离子的严格定向控制，主动引导金属物种进入深沟槽底部，从而克服阴影效应（工程实践）。此外，目前正在开展大量研究，利用 PVD 沉积新型替代阻挡材料，如钌和钴，与传统的钽基系统相比，这些材料表现出更优异的铜润湿性和更低的尺寸效应电阻率 。