引言
在现代半导体制造中，实现硅片表面的全局平坦化是高分辨率光刻和多层互连集成的基本前提 。这种空间均匀性主要通过化学机械平坦化（CMP）来实现，该工艺同时利用化学作用和机械磨削来去除多余材料 。然而，由于原始薄膜固有的非均匀性、晶圆级偏差以及局部图案密度差异，定时抛光步骤很少能使整个晶圆表面的目标薄膜均匀去除 。
为了确保不会残留导致器件失效的导电物质或电介质，工程师必须实施一个称为过抛光（over polishing，通常简称为 overpolish）的计划阶段 。过抛光定义为在晶圆最薄或抛光速率最快的区域达到名义去除点后，继续进行的 CMP 工艺 。虽然过抛光对于防止电气短路和确保高良率必不可少，但它也会带来显著的结构和电气挑战，包括局部材料凹陷（recession）、缺陷产生以及电介质降解 。对于从事先进技术节点工艺研发的工程师而言，理解过抛光的基本物理和化学机制至关重要 。
物理与机制
化学机械协同作用
过抛光过程中的物理和化学去除机制依赖于化学钝化与机械剪切应力之间高度耦合的协同作用 , 。在典型的金属 CMP 工艺中，例如在铜双大马士革（copper dual damascene）金属化工艺中，抛光液含有氧化剂、络合剂和钝化抑制剂 , 。
在初始抛光阶段，氧化剂（通常为 $H_2O_2$）与金属表面发生反应，形成原生氧化物或氢氧化物钝化层 , 。钝化层抑制了低洼凹陷区域的各向同性化学蚀刻，防止了金属不受控制的溶解 。同时，抛光垫和磨料颗粒的机械作用对突出的形貌施加局部剪切应力，优先去除减弱的钝化层，使新鲜金属暴露出来以进行进一步的氧化和去除 , , 。
抛光垫力学与弹性形变
当工艺进入过抛光阶段时，块状金属薄膜被去除，暴露出底层的阻挡层或电介质停止层 , 。理想情况下，抛光工艺应在此界面处立即停止 。然而，由于抛光垫具有有限的弹性，垫材料会在施加的下压力下发生形变 。
当抛光垫扫过晶圆时，其粗糙峰会发生弯曲和压缩，使抛光垫能够渗透到填充了较软金属的沟槽中 , 。根据 Preston 方程，材料去除速率与局部接触压力和抛光界面的相对速度成正比 。在凹陷结构中，抛光垫的弹性形变会将部分下压力直接传递到暴露的沟槽金属上，从而加速沟槽内的去除并产生一种称为碟形化（dishing）的凹面轮廓 , 。
高选择性抛光液动力学
在浅沟槽隔离（STI）CMP 等应用中，使用含有氧化铈（$CeO_2$）磨料的高选择性抛光液（HSS），以便在氮化硅（$Si_3N_4$）衬垫上精确停止抛光 , 。铈基 HSS 的化学机制取决于在二氧化硅（$SiO_2$）表面形成的临时 Ce-O-Si 键，这显著降低了剪切去除氧化物所需的机械能垒 。
相反，聚合或化学添加剂（如阴离子或阳离子表面活性剂）被设计为选择性地吸附在氮化硅表面，形成一层致密的阻挡层，从而阻断磨料接触并抑制化学反应 , , 。在过抛光阶段，该吸附层能防止氮化物侵蚀，从而拓宽工艺窗口；然而，长时间的过抛光最终可能会耗尽或破坏这种动态抑制层，导致热点（hot-spot）侵蚀和局部沟槽氧化物损失 , 。
工艺原则
过抛光工艺的性能和控制受多个关键工艺参数的方向性相互作用支配 。通过调节这些参数，工艺工程师可以在不引起过度平坦化损失的情况下优化过抛光窗口 。
施加下压力与抛光垫属性
- 下压力的方向性影响：增加施加在晶圆承载器上的下压力会直接增加抛光垫-晶圆界面的接触应力 , 。虽然这加快了整体去除速率，但也加剧了抛光垫的形变，导致过抛光阶段碟形化和侵蚀速率显著增加 , 。
- 抛光垫刚度：抛光垫的弹性模量决定了其抗弯曲能力 。高刚性垫能抵抗进入沟槽的形变，从而显著抑制宽图形中的碟形化 。然而，高刚性垫对晶圆级宏观形貌的顺应性较差，可能加剧晶圆内（WIW）和片内（WID）的均匀性问题 。软垫虽然改善了宏观均匀性，但会加剧局部碟形化 。
抛光液配方与抑制剂动力学
- 氧化剂与络合剂浓度：高浓度的氧化剂可加速钝化速率，但如果过抛光过程中的机械去除无法跟上，高度钝化的系统可能导致非均匀去除 , 。相反，钝化不足会导致化学成分各向同性地蚀刻凹陷特征，从而加速碟形化和点蚀 。
- 抑制剂与表面活性剂吸附：添加有机抑制剂（例如用于铜的唑类或用于钨/钼的阳离子表面活性剂）对于在过抛光过程中保护金属特征至关重要 。这些抑制剂浓度越高，沟槽中钝化层的强度就越大，从而降低了过抛光期间的碟形化速率 , 。然而，过高的抑制剂浓度可能会降低整体去除速率并导致残留缺陷（工程实践）。
相对速度与抛光时间
- 相对速度：较高的抛光盘和承载器转速会增加相对速度，从而提高机械去除速率 , 。这缩短了名义清除时间，但如果保持过抛光时间不变，由于传递到凹陷特征的机械能增加，更高的速度会系统性地增加碟形化和侵蚀程度 。
- 过抛光比：通常定义为名义抛光时间的百分比，过抛光比必须进行仔细平衡 。低过抛光比可能导致金属或阻挡层残留，而高过抛光比会持续恶化平坦度，导致电介质特征变薄并损害电气性能 , 。
挑战与失效模式
在过抛光过程中，可能会出现几种明显的物理和结构失效模式，这些模式直接影响集成电路的良率和可靠性 。
碟形化（Dishing）
当沟槽内的金属被抛光的速度快于周围的电介质阻挡层时，就会发生碟形化，导致表面形貌呈凹面状 , 。这种效应具有高度非线性，在宽金属线和图案密度较低的结构中更为显著 , 。导致碟形化的主要物理原因是抛光垫向沟槽内偏转，即使在相邻电介质区域被清除后，磨料颗粒仍能继续去除金属 , 。碟形化会减少金属互连的有效横截面积，导致方块电阻升高、局部电迁移热点，并最终导致器件失效 。
侵蚀（Erosion）
侵蚀的特征是高密度图案区域中金属线和中间电介质空间的整体变薄（工程实践）。与碟形化这一局部特征级现象不同，侵蚀发生在更大的图案阵列中，金属特征的高密度降低了复合表面的有效机械阻力 。抛光垫在这些顺应性区域施加了更高的局部压力，导致金属和电介质阻挡层的非选择性加速去除 , 。这会使层间电介质变薄，导致寄生电容增加、击穿电压下降，并导致后续光刻步骤中的平坦化失效 。
划痕缺陷与颗粒团聚
长时间的过抛光增加了晶圆表面的累积机械应力，可能产生物理缺陷 。在基于氧化铈的 STI 抛光中，pH 环境和表面活性剂浓度在过抛光过程中可能会动态变化 。这种化学漂移可能使抛光液悬浮体系不稳定，导致亚微米磨料颗粒团聚成更大的硬性聚集体 。在抛光垫持续的剪切和下压力作用下，这些大颗粒会划伤活性氮化硅或二氧化硅表面，产生深层微划痕，从而损坏栅氧化层完整性并导致灾难性的良率损失 。
低 k 电介质的分层
在先进的后段工艺（BEOL）互连中，为了最大限度地减少寄生电容，使用了机械脆性的低 k 电介质材料 。与热氧化物相比，这些材料具有高孔隙率和较低的内聚强度（工程实践）。在长时间的过抛光过程中，持续的横向剪切力和摩擦力可能超过低 k 电介质与阻挡金属层之间的界面粘附强度，导致灾难性的薄膜分层和开裂 。
技术节点演进
随着半导体行业从平面晶体管向复杂的 3D 架构过渡，过抛光的管理经历了重大变革 。
| 技术节点 | 主要 CMP 挑战 | 过抛光控制策略 | 引入的关键材料 |
|---|---|---|---|
| 28nm (平面) | 双大马士革平坦化和后栅极（gate-last）集成 | 光学和电机电流终点检测（EPD），以最小化过抛光时间 | 酸性氧化铝抛光液、第一代低 k 电介质 , |
| 14nm (FinFET) | 鳍片高度均匀性和复杂的替代金属栅（RMG）平坦化 | 使用化学抑制剂的高选择性抛光液，实现在薄停止层上自停止 | 钴衬垫、高选择性铈基抛光液 , , |
| 7nm 及以下 (FinFET / GAA) | 极端形貌、超薄阻挡层和高深宽比接触 | 采用特殊分子抑制剂的多步选择性 CMP，以保护钼/钌 | 钌、钼、超低 k（ULK）电介质 |
在 28nm 平面节点，铜碟形化和侵蚀主要通过抛光垫修整和优化聚氨酯垫的刚度来管理 , 。14nm 节点引入的替代金属栅工艺要求对栅极材料进行精确平坦化，且不能侵蚀源极/漏极接触，这要求极窄的过抛光窗口 。在 7nm 及以下节点，钌和钼等替代金属的集成需要先进的多步 CMP 方案 。这些方案利用特种分子抑制剂选择性地吸附在特定金属上，在分子界面处从化学上停止过抛光过程，从而防止结构损坏 。
相关工艺
过抛光工艺的后果和要求与上游和下游工艺步骤紧密集成 。
在上游，薄膜沉积轮廓——无论是来自原子层沉积还是电化学电镀——直接确定了起始形貌（工程实践）。沉积的不均匀性要求更长的过抛光时间，以确保整个晶圆表面的完全清除 。
在下游，过抛光后实现的平坦度直接影响极紫外（EUV）光刻，其中焦深受到极大的限制 。过抛光引起的碟形化或侵蚀导致的任何残留形貌都可能在随后的曝光步骤中导致图案畸变或桥接缺陷 。此外，过抛光与干法蚀刻紧密耦合，因为 CMP 后电介质厚度的变化会改变后续通孔蚀刻的着陆深度和轮廓，可能导致开路或阻性接触 。
未来展望
随着半导体行业向纳米片（nanosheet）全环栅（GAA）晶体管和背面供电网络发展，过抛光控制必须达到原子级精度（工程实践）。传统的化学机械机制正通过电化学机械平坦化得到增强，该技术利用局部电位控制在过抛光阶段微调钝化层的溶解 。
此外，工业界正在探索将原子层蚀刻概念集成到 CMP 腔体中，以实现对残留物的高选择性、无损伤去除，从而完全绕过在脆弱的多层系统中引起碟形化、侵蚀和分层的机械应力 。实时、多波长光学监测和人工智能驱动的工艺控制也正被部署，以在过抛光阶段逐区动态调整晶圆上的下压力分布，确保 300mm 衬底上的原子级平坦度 。